時間：2023-06-01 15:44:42
序論：在您撰寫電子電路設計論文時，參考他人的優秀作品可以開闊視野，小編為您整理的7篇范文，希望這些建議能夠激發您的創作熱情，引導您走向新的創作高度。
計算機系統所要求解決的問題日趨復雜，與此同時，計算機系統本身的結構也越來越復雜。而復雜性的提高就意味著可靠性的降低，實踐經驗表明，要想使如此復雜的實時系統實現零出錯率幾乎是不可能的，因此人們寄希望于系統的容錯性能：即系統在出現錯誤的情況下的適應能力。對于如何同時實現系統的復雜性和可靠性，大自然給了我們近乎完美的藍本。人體是迄今為止我們所知道的最復雜的生物系統，通過千萬年基因進化，使得人體可以在某些細胞發生病變的情況下，不斷地進行自我診斷，并最終自愈。因此借用這一機理，科學家們研究出可進化硬件（EHW,EvolvableHardWare），理想的可進化硬件不但同樣具有自我診斷能力，能夠通過自我重構消除錯誤，而且可以在設計要求或系統工作環境發生變化的情況下，通過自我重構來使電路適應這種變化而繼續正常工作。嚴格地說，EHW具有兩個方面的目的，一方面是把進化算法應用于電子電路的設計中；另一方面是硬件具有通過動態地、自主地重構自己實現在線適應變化的能力。前者強調的是進化算法在電子設計中可替代傳統基于規范的設計方法；后者強調的是硬件的可適應機理。當然二者的區別也是很模糊的。本文主要討論的是EHW在第一個方面的問題。
對EHW的研究主要采用了進化理論中的進化計算（EvolutionaryComputing）算法,特別是遺傳算法（GA）為設計算法，在數字電路中以現場可編程門陣列（FPGA）為媒介，在模擬電路設計中以現場可編程模擬陣列（FPAA）為媒介來進行的。此外還有建立在晶體管級的現場可編程晶體管陣列（FPTA），它為同時設計數字電路和和模擬電路提供了一個可靠的平臺。下面主要介紹一下遺傳算法和現場可編程門陣列的相關知識，并以數字電路為例介紹可進化硬件設計方法。
1．1遺傳算法
遺傳算法是模擬生物在自然環境中的遺傳和進化過程的一種自適應全局優化算法，它借鑒了物種進化的思想，將欲求解問題編碼，把可行解表示成字符串形式，稱為染色體或個體。先通過初始化隨機產生一群個體，稱為種群，它們都是假設解。然后把這些假設解置于問題的“環境”中，根據適應值或某種競爭機制選擇個體（適應值就是解的滿意程度），使用各種遺傳操作算子（包括選擇，變異，交叉等等）產生下一代（下一代可以完全替代原種群，即非重疊種群；也可以部分替代原種群中一些較差的個體，即重疊種群），如此進化下去，直到滿足期望的終止條件，得到問題的最優解為止。
1．2現場可編程邏輯陣列(FPGA)
現場可編程邏輯陣列是一種基于查找表(LUT,LookupTable)結構的可在線編程的邏輯電路。它由存放在片內RAM中的程序來設置其工作狀態，工作時需要對片內的RAM進行編程。當用戶通過原理圖或硬件描述語言（HDL）描述了一個邏輯電路以后，FPGA開發軟件會把設計方案通過編譯形成數據流，并將數據流下載至RAM中。這些RAM中的數據流決定電路的邏輯關系。掉電后，FPGA恢復成白片，內部邏輯關系消失，因此，FPGA能夠反復使用，灌入不同的數據流就會獲得不同的硬件系統，這就是可編程特性。這一特性是實現EHW的重要特性。目前在可進化電子電路的設計中，用得最多得是Xilinx公司的Virtex系列FPGA芯片。
2進化電子電路設計架構
本節以設計高容錯性的數字電路設計為例來闡述EHW的設計架構及主要設計步驟。對于通過進化理論的遺傳算法來產生容錯性，所設計的電路系統可以看作一個具有持續性地、實時地適應變化的硬件系統。對于電子電路來說，所謂的變化的來源很多，如硬件故障導致的錯誤，設計要求和規則的改變，環境的改變（各種干擾的出現）等。
從進化論的角度來看，當這些變化發生時，個體的適應度會作相應的改變。當進化進行時，個體會適應這些變化重新獲得高的適應度。基于進化論的電子電路設計就是利用這種原理,通過對設計結果進行多次地進化來提高其適應變化的能力。
電子電路進化設計架構如圖1所示。圖中給出了電子電路的設計的兩種進化，分別是內部進化和外部進化。其中內部進化是指硬件內部結構的進化，而外部進化是指軟件模擬的電路的進化。這兩種進化是相互獨立的，當然通過外部進化得到的最終設計結果還是要由硬件結構的變化來實際體現。從圖中可以看出，進化過程是一個循環往復的過程，其中是根據進化算法（遺傳算法）的計算結果來進行的。整個進化設計包括以下步驟：
（1）根據設計的目的，產生初步的方案，并把初步方案用一組染色體（一組“0”和“1”表示的數據串）來表示，其中每個個體表示的是設計的一部分。染色體轉化成控制數據流下載到FPGA上，用來定義FPGA的開關狀態，從而確定可重構硬件內部各單元的聯結，形成了初步的硬件系統。用來設計進化硬件的FPGA器件可以接受任意組合的數據流下載，而不會導致器件的損害。
（2）將設計結果與目標要求進行比較，并用某種誤差表示作為描述系統適應度的衡量準則。這需要一定的檢測手段和評估軟件的支持。對不同的個體，根據適應度進行排序，下一代的個體將由最優的個體來產生。
（3）根據適應度再對新的個體組進行統計，并根據統計結果挑選一些個體。一
部分被選個體保持原樣，另一部分個體根據遺傳算法進行修改，如進行交叉和變異，而這種交叉和變異的目的是為了產生更具適應性的下一代。把新一代染色體轉化成控制數據流下載到FPGA中對硬件進行進化。
（4）重復上述步驟，產生新的數代個體，直到新的個體表示的設計方案表現出接近要求的適應能力為止。
一般來說通過遺傳算法最后會得到一個或數個設計結果，最后設計方案具有對設計要求和系統工作環境的最佳適應性。這一過程又叫內部進化或硬件進化。
圖中的右邊展示了另一種設計可進化電路的方法，即用模擬軟件來代替可重構器件，染色體每一位確定的是軟件模擬電路的連接方式，而不是可重構器件各單元的連接方式。這一方法叫外部進化或軟件進化。這種方法中進化過程完全模擬進行，只有最后的結果才在器件上實施。
進化電子電路設計中，最關鍵的是遺傳算法的應用。在遺傳算法的應用過程中，變異因子的確定是需要慎重考慮的，它的大小既關系到個體變異的程度，也關系到個體對環境變化做出反應的能力，而這兩個因素相互抵觸。變異因子越大，個體更容易適應環境變化，對系統出現的錯誤做出快速反應，但個體更容易發生突變。而變異因子較小時，系統的反應力變差，但系統一旦獲得高適應度的設計方案時可以保持穩定。
對于可進化數字電路的設計，可以在兩個層面上進行。一個是在基本的“與”、“或”、“非”門的基礎上進行進化設計，一個是在功能塊如觸發器、加法器和多路選擇器的基礎上進行。前一種方法更為靈活，而后一種更適于工業應用。有人提出了一種基于進化細胞機（CellularAutomaton）的神經網絡模塊設計架構。采用這一結構設計時，只需要定義整個模塊的適應度，而對于每一模塊如何實現它復雜的功能可以不予理睬，對于超大規模線路的設計可以采用這一方法來將電路進行整體優化設計。
3可進化電路設計環境
上面描述的軟硬件進化電子電路設計可在圖2所示的設計系統環境下進行。這一設計系統環境對于測試可重構硬件的構架及展示在FPGA可重構硬件上的進化設計很有用處。該設計系統環境包括遺傳算法軟件包、FPGA開發系統板、數據采集軟硬件、適應度評估軟件、用戶接口程序及電路模擬仿真軟件。
遺傳算法由計算機上運行的一個程序包實現。由它來實現進化計算并產生染色體組。表示硬件描述的染色體通過通信電纜由計算機下載到有FPGA器件的實驗板上。然后通過接口將布線結果傳回計算機。適應度評估建立在儀器數據采集硬件及軟件上，一個接口碼將GA與硬件連接起來，可能的設計方案在此得到評估。同時還有一個圖形用戶接口以便于設計結果的可視化和將問題形式化。通過執行遺傳算法在每一代染色體組都會產生新的染色體群組，并被轉化為數據流傳入實驗板上。至于通過軟件進化的電子電路設計，可采用Spice軟件作為線路模擬仿真軟件，把染色體變成模擬電路并通過仿真軟件來仿真電路的運行情況，通過相應軟件來評估設計結果。
4結論與展望
進化過程廣義上可以看作是一個復雜的動態系統的狀態變化。在這個意義上，可以將“可進化”這一特性運用到無數的人工系統中，只要這些系統的性能會受到環境的影響。不僅是遺傳算法，神經網絡、人工智能工程以及胚胎學都可以應用到可進化系統中。雖然目前設計出的可進化硬件還存在著許多需要解決的問題，如系統的魯棒性等。但在未來的發展中，電子電路可進化的設計方法將不可避免的取代傳統的自頂向下設計方法，系統的復雜性將不再成為系統設計的障礙。另一方面，硬件本身的自我重構能力對于那些在復雜多變的環境，特別是人不能直接參與的環境工作的系統來說將帶來極大的影響。因此可進化硬件的研究將會進一步深入并會得到廣泛的應用而造福人類。
近年來，我國電子技術獲得突飛猛進發展，新型元器件和集成電路得以廣泛應用，電集成化與復雜化顯然已成為新時期電路設計的發展趨勢。為更好滿足當代電路設計需求，利用電子線路CAD技術取代傳統的手工操作很有必要。在電子線路CAD技術的輔助下，電路設計的精密度將獲得可靠保障。電子線路CAD技術的應用，其實是電路設計者在電路設計理論上具有可行性的基礎上，通過計算機繪圖、設計軟件等工具，完成實際的設計工具。在電子線路CAD技術的幫助下，電路設計工作的效率與質量均將得以顯著提升。目前，電子線路CAD技術在電子設計中的應用主要包括以下內容：
1.1電路圖的設計。作為電子設計中的重要環節，設計結構完善、功能全面的電路圖很有必要，這是確保電子設計最終產物能夠正常使用的根本保障。在電子設計者進行電路原理圖的設計工作時，完全可以借助Protel工具，實現原理圖的輸入。Protel蘊藏著資源豐富的電子器件庫，在Protel的輔助下，設計者在繪圖期間能夠結合設計需求，靈活使用各類電子器件，大大簡化了設計的工作量，同時提高了電路原理圖的精密度。譬如，使用者繪制完成元器件后，可以根據自己的想象，將其放在任何一個位置，僅需通過拖動就能實現，無需進行其他調整參數等操作。
1.2模擬數據。電子線路CAD技術還能起到模擬數據的作用，以便設計者根據模擬電路運行產生的數據，檢驗電路設計有無異常。同時，可結合模擬數據，對電路進行更深層次的分析。Protel軟件本身自帶多種模擬功能，設計者可通過模擬功能的運用，對電子設計在通電情況下的溫度、瞬態、靈敏度等情況有一個初步的了解，以確保該電路的功能是否達到預期效果。另外，還可利用數據模擬，了解電路各環節的運行情況，以便設計者及時察覺線路異常，并盡快采取措施進行調整。
1.3設計PCB板。利用Protel軟件，將電路設計圖進行布線，最終形成的電路板即為PCB板。PCB板的設計，離不開電路原理圖的導入，而電路原理圖的導入工作，勢必需要借助Protel軟件的數據模擬功能。同時，為確保PCB板的設計達到理想效果，電路原理圖與PCB板中的各類元器件的電氣特點務必要保持一致。只有這樣，設計者才能借助Prote軟件的布線功能完成布線工作，并在后期，通過人工調整的方式，進一步改善布線工作的效果，使電路布線更加精確、整潔。
2運用電子線路CAD技術提高電子設計課程教學質量的有效建議
電子線路CAD課程是一門理論與實際結合性很強，具有一定實踐性的新興課程，是當代電子信息技術專業的核心課程之一。電子線路CAD課程的主要目的，是幫助鍛煉學生PCB板的設計能力，能夠結合設計需要，完成各種類型的PCB板布局與布線。作為電子信息技術專業的高職學生，務必要掌握：CAD軟件的應用能力、原理圖繪制能力、原理圖元件制作能力。PCB板設計能力、新元件封裝制作能力、單面PCB板設計與編輯。雙面PCB板設計與編輯，并了解一定的有關多層PCB板設計與編輯以及電子線路仿真知識。結合電子線路CAD技術在電子設計中的應用情況來看，為能有效完成電子線路設計工作，全面落實電子線路CAD技術的教學很有必要。然而，從目前教學工作開展情況來看，在高職電子設計課程的教學工作中，電子線路CAD技術的應用并沒有達到理想效果。學生在對電子線路CAD技術始終無法真正掌握電子線路CAD技術，也不能通過靈活應用該技術，順利完成電子設計工作。學生對該技術的學習，往往只是停留在對理論知識的理解，對實踐操作方面的內容，多呈現出臨時性記憶的特點，一旦離開教師的輔導或一定時間未接觸，就會出現無從下手的情況。針對這一問題，結合發達國家成功經驗，發現運用以行動為向導的項目教學法效果更佳。告知電子設計課程在教學過程中，應遵循以下基本原則：
（1）先整體后具體。在開展CAD技術的教學工作時，教師應提前對該技術的應用價值與學習意義進行介紹，告知學生這一知識要點的學習難度與學習目的，使學生做好充分的心理準備后，再進行各項目的教學與實踐；
（2）循序漸進。學生初步接觸CAD技術時，教師注意引導學生進行簡單嘗試，帶領學生運用該技術進行難度系數低的電子設計，然后不斷增減難度，由淺入深，加強學生運用該技術的能力。比如說，相較于高頻電子產品，低頻電子產品的電路設計更為簡單，教師在帶領學生進行學習時，應從低頻電子產品的設計入手，待學生完全掌握操作技能后，再逐漸轉向高頻電子產品的電路設計；
（3）鼓勵創新。在使用CAD技術進行電子設計時，教師應在學生CAD技術掌握到一定程度時，鼓勵學生積極創新，進一步增強學生電子線路CAD技術應用的靈活性；
（4）要求學生將理論落實到實踐。子在學生運用CAD技術完成電子設計任務時，教師應要求學生將設計轉化為成品，而不是停留在電腦的設計。將設計轉化為成品，能有效激發學生學習成就感，使學生更加直觀的感受到CAD技術的魅力，今后愿意更加專注地投入學習。
3結束語
關鍵詞：數字信號處理器；三電平；PWM整流器；功率因數校正
引言
三電平（ThreeLevel，TL）整流器是一種可用于高壓大功率的PWM整流器，具有功率因數接近1，且開關電壓應力比兩電平減小一半的優點。文獻[1]及[2]提到一種三電平Boost電路，用于對整流橋進行功率因數校正，但由于二極管整流電路的不可逆性，無法實現功率流的雙向流動。文獻[3]，[4]及[5]提到了幾種三電平PWM整流器，盡管實現了三電平，但開關管上電壓應力減少一半的優點沒有實現。三電平整流器盡管比兩電平整流器開關數量多，控制復雜，但?具有兩電平整流器所不具備的特點：
1）電平數的增加使之具有更小的直流側電壓脈動和更佳的動態性能，在開關頻率很低時，如300～500Hz就能滿足對電流諧波的要求；
2）電平數的增加也使電源側電流比兩電平中的電流更接近正弦，且隨著電平數的增加，正弦性越好，功率因數更高；
3）開關的增加也有利于降低開關管上的電壓壓應力，提高裝置工作的穩定性，適用于對電壓要求較高的場合。
1TL整流器工作原理
TL整流器主電路如圖1所示，由8個開關管V11～V42組成三電平橋式電路。假定u1=u2=ud/2，則每只開關管將承擔直流側電壓的一半。
以左半橋臂為例，1態時，當電流is為正值時，電流從A點流經VD11及VD12到輸出端；當is為負值時，電流從A點流經V11及V12到輸出端，因此，無論is為何值，均有uAG=uCG=＋ud/2，D1防止了電容C1被V11(VD11)短接。同理，在0態時，有uAG=0；在－1態時，有uAG=uDG=－ud/2，D2防止了電容C2被V22(VD22)短接。
右半橋臂原理類似，因此A及B端電壓波形如圖2所示，從而在交流側電壓uAB上產生五個電平：＋ud，＋ud/2，0，－ud/2，－ud。
每個半橋均有三種工作狀態，整個TL橋共有32=9個狀態。分別如下：
狀態0(1,1)開關管V11，V12，V31，V32開通，變換器交流側電壓uAB等于0，電容通過直流側負載放電，線路電流is的大小隨主電路電壓us的變化而增加或減小。
狀態1(1,0)開關管V11，V12，V32，V41開通，交流側輸入電壓uAB等于ud/2，輸入端電感電壓等于us－u1。電容C1電壓被正向(或反向)電流充電(u1<us，或放電us<u1)，C2通過直流側負載放電。
狀態2(1,－1)開關管V11，V12，V41，V42開通，輸入電壓uAB=ud，正向(或反向)電流對電容C1及C2充電(或放電)，由于輸入電感電壓反向，電流is逐漸減小。
狀態3(0,1)開關管V12，V21，V31，V32開通，交流側輸入電壓uAB等于－ud/2，輸入電感上電壓等于us＋u1。電容電壓被正向(或反向)電流充電(或放電)。
狀態4(0,0)開關管V12，V21，V32，V41開通，輸入端電壓為0，電容通過直流側負載放電，線路電流is的大小隨主電路電壓us的變化而增加或減小。
狀態5(0,－1)開關管V12，V21，V41，V42開通，交流側電壓為ud/2，正向(或反向)電流對電容C2充電(或放電)，電容C1通過負載電流放電。
狀態6(－1,1)開關管V21，V22，V31，V32開通，uAB=－ud，正向(或反向)線電流對兩個電容C1及C2充電(或放電)，由于升壓電感電壓正向，線電流將逐漸增加。
狀態7(－1,0)開關管V21，V22，V32，V41開通，交流側電壓電平為－ud/2，正向(或反向)電流對電容C2充電(或放電)，電容C1通過負載電流放電。
狀態8(－1,－1)開關管V21，V22，V41，V42開通，輸入端電壓為0，升壓電感電壓等于us，兩個電容C1及C2均通過負載電流放電。電流is根據電壓us的變化而增加(或減小)。
2硬件電路設計
從圖2可以看出，在輸入電壓頻率恒定的情況下，要在變換器交流側產生一個三電平電壓波形，輸入電壓一個周期內應定義兩個操作范圍：區域1和區域2，如圖3所示。
在區域1，電壓大于－ud/2，并且小于ud/2，在電壓uAB上產生三個電平：－ud/2，0，ud/2。同理，在區域2，電壓絕對值大于ud/2，并小于直流側電壓ud，在電壓正半周期(或負半周期)上產生兩個電平：ud/2和ud(或－ud/2和－ud)。相應電平的工作區域如表1所列。
表1相應電平的工作區域
工作區域
1
2
1
2
us>0
us<0
us>0
us<0
高電平
ud/2
ud
－ud/2
低電平
－ud/2
ud/2
－ud
為方便控制，這里定義兩個控制變量SA及SB，其中
根據表1可以設計一個開關查詢表，如表2所列，將其存儲在DSP中，當進行實時控制時，便可根據輸入電壓、電流信號，從表中查詢所需采取的開關策略。
表2查詢表
SA
SB
V11
V12
V21
V22
V31
V32
V41
V42
uAB
1
1
1
1
1
1
1
1
1
1
1
ud/2
1
－1
1
1
1
1
ud
1
1
1
1
1
－ud/2
1
1
1
1
－1
1
1
1
1
ud/2
－1
1
1
1
1
1
－ud
－1
1
1
1
1
－ud/2
－1
－1
1
1
1
1
整個控制系統以一片DSP為核心，控制框圖如圖4所示。
鎖相環電路產生一個與電源電壓同相位的單位正弦波形，ud的采樣信號通過低速電壓外環調節器進行調節，電流is的采樣信號通過高速電流內環G1進行調節，電容C1端直流電壓u1與電容C2端直流電壓u2分別通過兩個PI調節器進行調節，補償環G2用于補償兩只電容電壓的不平衡。
檢測的線電流命令is與參考電流is＊比較，產生的電流誤差信號送至電流內環G1，以跟蹤電源電流變化，產生的線電流波形將與主電壓同相位。
3軟件設計
系統采用兩個通用定時器GPT1及GPT2來產生周期性的CPU中斷，其中GPT1用于PWM信號產生、ADC采樣和高頻電流環控制(20kHz)，GPT2用于低頻電壓環的控制(10kHz)，兩者均采用連續升/降計數模式。低速電壓環的采樣時間為100μs，高速電流環采樣時間為50μs。中斷屏蔽寄存器IMR，EVIMRA和EVIMRB使GPT1在下降沿和特定周期產生中斷，GPT2則僅在下降沿產生中斷。
整個程序分為主程序模塊、初始化模塊、電流控制環計算模塊、電壓控制環計算模塊、PWM信號產生模塊等五大部份。程序流程如圖5所示。
4仿真結果及實驗
仿真參數如下：輸入電壓us交流220V，50Hz，輸出功率1kW，開關管GTO，開關頻率500Hz。整流狀態和逆變狀態下電源電壓us、電源電流is、交流側電壓uAB波形分別如圖6及圖7所示。實驗結果也證實了設計的正確性，在采用GTO管、開關頻率較低（500Hz）時，輸入側電流波形仍然非常接近正弦，裝置得到了接近1的功率因數，同時開關上的電壓應力減少了一半。
電子商務是買賣雙方通過Internet的信息流動來實現商品交換的。電子商務圖書交易系統不僅能有效解決傳統圖書交易中存在的客觀條件限制、工作效率低下等問題，也能進一步規范圖書交易活動；另外，網絡技術的發展也為信息系統的規劃、設計和實施提供了全新的技術支撐平臺和解決方案。
本文以系統思想為指導，將圖書交易的商務理論與現代信息技術有機結合，研究并創建了一個適合現代化特征的圖書交易系統，從而有效地解決圖書交易中的信息管理需求。
二、基于Web的商務系統優勢分析
與傳統的圖書交易模式相比，本系統具有以下優勢：
1.擴展了圖書交易范圍。傳統的圖書交易，競爭不夠充分，交易效果也不理想，而利用圖書交易系統，可將圖書交易范圍擴大到全省、全國，既擴大了視野，也增加了經濟效益。
2.提高了工作效率，節省了交易時間。采用本系統實施圖書交易以后，業務流程全部放在網絡上進行，快速有效，經濟效益好。
3.節省大量費用開支。采用本系統以后，可大量減少傳統圖書交易方式中的差旅費、交通費、活動費等一系列費用。
三、系統設計思想及系統結構
1.設計思想
(1)基于大型數據庫的存儲和管理
采用SQLSERVER2005為后臺數據庫。
(2)采用+Server2005為開發環境
大部分程序在服務器端執行，當程序執行完畢后，服務器僅將執行結果返回給客戶端，既減輕了客戶端的負擔，也提高了信息交互的速度。
2.系統的概要設計
系統的主要邏輯結構如圖所示。
系統的主要部分包括：
(1)用戶信息管理部分。包括用戶登錄、圖書信息管理、客戶賬單信息管理。
(2)圖書信息管理部分。包括圖書類別管理、圖書交易管理。
客戶成功購物過程如下：
系統的大致流程如下：
四、系統數據庫設計
系統主要數據表如下：
管理員信息表：Admin（編號，用戶名，用戶密碼，權限）
圖書類別信息表：classinformation(類別編號，類別信息，是否在首頁顯示，順序)
送貨方式表：delivery(編號，送貨/匯款方式，價錢，順序)
訂貨信息表:orders(編號，訂單用戶名，訂貨日期，圖書編號，圖書訂購數量，訂單編號，狀態，收貨人，收貨地址，郵編，留言，匯款方式編號，送貨方式編號，性別，總金額，姓名，郵箱，電話，用戶編號)
圖書信息表：（圖書編號，圖書名稱，作者，出版日期，積分，詳注，目錄，市場價格，會員價格，訂購次數，察看次數，折扣，類別編號，添加日期，vip價格，出版社，ISBN，頁數，開本，版本，簡介）
五、系統的主要模塊及實現
系統按使用流程主要分為兩個功能模塊。
用戶信息模塊。包括客戶、系統用戶的信息注冊、查看和更新。
圖書信息模塊。對于客戶，列出圖書的有效信息，以供客戶購買。
具體實現模塊如下：
(1)數據連接公用模塊
數據連接方法：
SqlConnectionconn=newSqlConnection("server=localhost\\sqlexpress
;uid=sa;pwd=數據庫密碼;database=DatabaseName");
(2)用戶信息模塊
主要用來實現用戶的注冊、登錄及維護用戶基本信息。
(3)圖書信息模塊
主要是查看圖書信息列表、搜索圖書信息、顯示圖書信息；還能實現在線網絡客戶對圖書的購買、取消和完成結賬等功能。
系統圖書信息搜索中，又分為模糊搜索、高級搜索。
模糊搜索中，客戶可通過圖書大致類別信息查詢圖書信息列表。高級搜索中，客戶可通過選擇或輸入圖書的具體名稱、出版社、出版時間或圖書價格范圍來進行查詢。
(4)系統管理模塊
主要實現圖書基本信息的添加和刪除，客戶訂單信息管理，商品類別管理等。
(5)數據導出導入模塊
主要實現批量圖書信息的導入和圖書銷售信息的導出。
(6)財務管理模塊
主要實現財務信息管理。
六、系統安全性
系統采取了以下措施保證系統安全穩定。
1.身份鑒別和數字簽名。系統采用了身份鑒別和數字簽名技術，既防止收到偽造的信息，還要防止對方事后抵賴等問題。
2.分門別類管理用戶。系統將用戶分為：一般客戶、系統管理員、圖書管理員和財務管理員，不同的用戶擁有不同的權限。
3.系統日志。系統對某些重要的數據和關鍵性操作會自動記錄在系統日志中。
4.數據加密。系統采用了IDEA和MD5相結合的方法對數據進行了加密。
5.防火墻。主要目的是對受保護的網絡實現訪問控制。
七、結束語
基于WEB的圖書交易系統是借助先進管理思想，結合圖書交易實際情況而開發出來的產品化系統，該系統的實施，將使圖書管理、圖書交易、費用結算和財務管理等業務流程得到大幅度優化，工作效益得到提高，經濟效益得到改善，相信該系統有一定的推廣價值。
參考文獻：
在高速數字電路設計技術的研究中,最為主要的研究點在于:
(1)高速數字電路信號的完整性;
(2)高速數字電路電源的設計兩個方面。在本節中,筆者將進行系統的闡述,強化對高速數字電路設計的認識與研究。具體而言,主要在于以下幾點內容:
1.1高速數字電路信號的完整性設計
在高速數字電路信號的完整性設計中,最主要的研究要點在于兩個方面:一是不同電路信號網傳輸信號的干擾情況;二是不同信號在電路信號網中的相互干擾情況。也就是說,在電路信號的完整性中,信號干擾是最為關鍵的因素,無論是對于干擾問題,還是對于反射問題,都是高速數字電路信號完整性設計的研究要點。在理想狀態之下,不同阻抗是相等的,存在相互匹配性。所以,在電路設計的過程中,要特別注意阻抗的控制,阻抗過小(過大)都會對線路中的電流及電壓造成影響,進而形成信號干擾問題。當然,在高速數字電路的設計中,是很難以讓臨界阻抗與電路新城相互匹配的狀態,這就強調,高速數字電路信號系統,應最可能的處于較為合適的狀態,以最大程度上提高高速數字電路的信號質量。
1.2高速數字電路電源的設計
高速數字電路電源設計,是設計技術研究的重點內容之一。對于高速數字電路而言,需要大量的低電壓元器件的應用,以更好地確保設計的需求。但是,低壓元器件的應用,帶來了一個問題,即電源穩定性受到一定的影響,造成電源設計問題的出現。因此,在實際的設計過程中,需要對高速數字電路電源設計作充分的考慮。在電源設計中“,電源完整性”是主要的關鍵因素,是指電源波形的質量。這一因素的影響主要表現為:
(1)瞬間電流產生過大,即在高速開關狀態下,線路器件極易產生過大的瞬間電流;
(2)信號回路阻抗變大,即在電路之中,過多的電感以至于回路阻抗變大,進而產生一定影響。因此,在高速數字電路電源的設計中,最為理想的狀態的設計就是在高速數字電路電源系統中,并不存在所謂的“阻抗”。這樣一來,不僅不存在阻抗所帶來的損耗,而且確保了系統中各電位的恒定,當然,在實際之中,理想狀態的設計是不存在,電源系統所形成的干擾噪聲,對高速數字電路系統的運行造成較大影響。于是乎,電路設計應對電源的電阻及電感做充分的設計考慮,提高高速數字電路設計的有效性。
2結語
電子技術的發展，推動各行各業的發展，應用廣泛———廣播通信、網絡、航空航天、工業、交通、醫學、消費類電子領域都離不開電子技術。眾所周知的北京2008年奧運會的水立方建筑運用50萬顆LED燈構成世界上最大的半導體照明工程。學習電子技術基礎是適應時展之必須。高職教育不同于普通高等教育，它的專業設置和課程設置指導思想都是以服務為宗旨，以就業為導向。針對區域經濟發展的要求，我們進行了廣泛的市場調研，重點調研了長三角地區高職畢業生的主要就業崗位，需要具備的職業能力及從業資格證書等問題，應用電子專業的就業崗位主要有：電子產品維修工，電子產品裝配工，電子產品調試員，電子產品工藝員。通過崗位的典型工作任務，職業能力分析，歸納出職業行動領域，然后根據我系的實際教學條件，實訓條件，將職業行動領域轉化為學習領域，構建了《電路與模擬電子技術》這門課程。同時，我們制定了課程標準。
2電路與模擬電子技術課程目標
本課程的總體目標是：通過對電路原理、常用電子元器件、模擬電路及其系統的分析和設計的學習，使學生獲得電路與模擬電子技術方面的基礎知識、基礎理論和基本技能，為深入學習電子技術及其在專業中的應用打下基礎。其中包括：（1）知識目標：掌握電路基本概念、基本分析和計算方法；會計算電路主要參數；掌握電路波形圖畫法、建立電路模型的方法；會判斷器件類型、電路工作狀態；（2）能力目標：培養學生正確使用常用儀表的能力；培養學生正確選擇元器件的能力；培養學生檢索與閱讀各種電子手冊及資料的能力；培養學生識讀與分析電路的能力；培養學生安裝和焊接電路的能力；培養學生電路測試方案的設計能力和對測試數據的分析能力；培養學生排除電路故障的能力；培養學生進行簡單電路設計的能力；（3）情感目標：通過趣味案例激發學生好奇心和學習興趣；通過學習情境挖掘學生的求知欲和創造欲，樹立學生自信心。
3電路與模擬電子技術課程設計
本門課程設計的理念是：以學生職業能力的培養為最根本的出發點，理論學習以必須，夠用為度,同時進行課證融合。在課程的教學過程中采用多種教學方法和手段：傳統的教學法、直觀教學法、探究法、啟發式教學和多媒體教學手段。
4電路與模擬電子技術課程實施
在課程的實施過程中教師首先進行了學情分析：高職院校的學生學習基礎普遍較差，學習能力欠缺，急于求成，缺乏持久性。雖然學生對電類專業課入門的學習具有一定的興趣，但這種興趣不夠穩定，需要教師創設適度的情境，適時地激發。所以在教學過程中，教師要力求做到將深奧的知識淺顯化，抽象的知識形象化。課程的重點難點是半導體器件，放大電路，負反饋。教師對重點、難點的處理方法有：（1）傳統的講解法；（2）直觀式教學；（3）配合flas演示；（4）通過萬用表測試加深理解；（5）創建學習情境。例如:在半導體器件的講解部分，可采用直觀式的教學法，帶領學生認識各種不同的二極管，三極管。對于三極管的講解，配合萬用表測試加深理解。下面以一次課實驗課———三極管電流放大特性為例，來說明課堂的教學組織。三極管的電流放大特性這節內容是深入模擬電子技術部分的第一道難關。學生只有深入到心里層面去理解了這節內容，才可以舉一反三去理解后續學習的電子元器件。教師采用基于工作過程“教、學、做”一體化的教學設計，把啟發式教學貫穿整個教學過程，通過探究實驗操作和多媒體仿真，把抽象的理論知識難度降低，達到突破難點，幫助學生化難為易，讓學生輕松愉快充滿信心地完成學習。
5考核方案
課程的考核方案根據學院教務處的要求，期中成績占30%，平時成績占30%，期末成績占40%。平時成績包括：課堂考核，課后作業，單元測驗。在學期結束前另有為期一周的教學實習，教師根據維修電工的考試內容結合實際情況申報，并由系部統一采購實習耗材。實習的考核分為：優———電路功能完全實現，性能優良，工藝精美。良———電路功能基本實現，性能優良。中———電路功能基本實現，性能不夠穩定。及格———在教師輔助制作下，電路功能基本實現。不及格———電路功能未實現且學習態度有問題。
6教學評價
課程的教學評價包括：校內督導評價，同行專家評價，教師自我評價，學生評價。
7課程特色及展望
1.1ARM處理部分
針對ARM內核的高速可順序執行特性，更適合處理復雜協議信息。ARM處理部分在設計中主要負責協議層處理工作，包括通信信息、人機交互設定、系統工作參數監測、報警數據設定、監測以及系統數據分析處理等多方面的工作，整體采用搶占式進行多任務分配，提高CPU利用率以及系統魯棒性。
1.2FPGA控制部分
總體來看，FPGA主要負責硬件設備底層驅動的讀寫，作為ARM的一個外部擴展RAM進行外設數據交換，所有FPGA采集、輸出的數據均可通過ARM的可變靜態存儲控制器(FlexibleStaticMemoryController，FSMC)總線讀寫。在設計中運用FPGA獨特的可多任務并行執行的特性，FPGA控制部分主要負責外部通信模式的選擇；外部模擬信號的采集、輸出溫度的控制、時鐘同步、時鐘移相、數碼管計數顯示等多項功能的處理。在外部模擬量、氫原子鐘內爐溫度采集部分，由FPGA內部硬件采用狀態機形式通過兩片AD7490D對外部32路模擬量采集，并直接用模數轉換器進行控制處理；另一個狀態機通過熱敏電阻對內爐頂，上，底等三部分溫度進行采集；在溫度輸出控制部分，通過三路PWM控制方式，以外部溫控器作為驅動信號，調節加熱功率。在模數轉換部分由專用基準電壓芯片REF192產生參考電壓，溫度轉換經過帶有前置運算放大器（Operationalamplifier，OP）的模數轉換器進行采樣，并同時具有抑制50Hz抑制功能，以抵消測量中所產生的工頻干擾。在通信電路的設計部分由FPGA來選擇所采用的通信方式，其中串口通信采用隔離式電平變換芯片，避免電平不兼容或是不同設備間的靜電釋放（Electro-Staticdischarge，ESD）所帶來的放電損壞；以太網部分采用專用以太網接口模塊，可同時兼容TCP/IPv4、用戶數據報協議（UserDatagramProtocol，UDP）等。
1.串口通信接口的電路設計
原本的串口通信設計為了滿足兩路串口通信的技術指標，采用AT89C52結合通用同步異步接收發送器8251A實現雙串口的擴展。本文采用ADM3251E[3]來解決多路串口的通信功能。ADM3251E是一款高速、2.5kV完全隔離、單通道RS-232/V.28收發器、具有isoPower隔離電源的雙通道數字隔離器，設計中無需使用單獨的隔離DC-DC轉換器。由于RIN和TOUT引腳提供高壓ESD保護，因此該器件非常適合在惡劣的電氣環境中工作，或頻繁插拔RS-232電纜的場合。ADM3251E采用ADI公司的芯片級變壓器iCoupler技術，能夠同時用于隔離邏輯信號和集成式DC-DC轉換器，因此該器件可提供整體隔離解決方案。
2.ADC模擬量采樣電路設計改進
原本的ADC采樣電路使用兩片ADC0816。ADC0816是逐次比較式16路8位A/D轉換器，其內部包含有一個8位A/D轉換器和16路的單端模擬信號多路轉換開關，轉換精度為1/2LSB，轉換時間為100us（時鐘頻率為640KHz）。改進設計中采用AD7490，它是一款12位高速、低功耗逐次逼近型ADC。同時AD7490采用單電源工作，電源電壓為2.7V至5.25V，最高吞吐量可達1MSPS；其內置一個低噪聲、寬帶寬采樣/保持放大器，可處理1MHz以上的輸入頻率；轉換過程和數據采集過程通過CS和串行時鐘進行控制，從而為器件與微處理器接口創造了條件。
3.溫度控制部分的設計改進
溫度對于氫原子鐘來說是個很重要的因素，溫度控制不好會引起氫原子鐘穩定度變差；溫度失控會直接導致氫原子鐘沒有中頻信號輸出。因此在溫度控制的設計中首先要做到可靠、穩定。原先的溫度控制系統采用模擬控制多塊電路板各溫度區域獨立控制模式，其缺點是變容二極管參數數值不在正常工作范圍內之后，需要人為調整電路板的電位器，即通過人為改變電阻的模式來達到調整溫度的目的。在數字化智能溫控設計中采用AD7792[4]，AD7792具有兩個高精度的可編程恒流激勵源，內置有可編程的儀表放大器，可以對不同的輸入信號選擇相對應的放大倍數，實現信號的匹配。它內置16位ADC，采用SPI串行接口，容易實現光耦隔離，有三路差分模擬輸入，可以滿足設計中分別對內爐頂，上，底三部分溫度進行采集的設計要求。AD7792為適應高精度測量應用的低功耗、低噪聲、完整模擬前端，內置一個低噪聲、帶有三個差分模擬輸入的16位Σ-Δ型ADC。它還集成了片內低噪聲儀表放大器，因而可直接輸入小信號；內置一個精密低噪聲、低漂移內部帶隙基準電壓源，而且也可采用一個外部差分基準電壓。圖2中所示CHAN表示溫度區域，其中CH1代表內爐頂，CH2代表內爐上，CH3代表內爐底；ACTU代表采樣溫度數值，SET代表設定溫度數值，OUT代表了輸出功率的大小。
4.移相同步精度設計改進
傳統控制板同步精度為100ns±邏輯門延時（約幾個ns），移相分辨率為0.1us。經過設計改進后，采用獨特的先倍頻后同步技術，可大大提高移相同步分辨率。在本次應用中，先對外部輸入的10MHz方波信號，經過FPGA內部的鎖相環（PhaseLockedLoop，PLL）的配置進行零度移相五倍頻，得到和輸入信號零相位差的50MHz信號。上一幅為10MHz信號波形，下一幅為倍頻后的50MHz方波信號波形。
5.DDS電路設計部分
之前控制板在綜合器設計輸出時，采用AT89C52驅動三片74LS595串入并出輸出6位8421碼共24位數據信息經25芯彎角插座（DR-25）將數據傳輸至接收機控制板，再由CPLD處理后輸出所需的頻率信號。而目前設計中選取AD9956[5]，使用直接數字式頻率合成器（DirectDigitalSynthesizer，DDS）技術直接從監控板輸出所需的頻率信號，AD9956是由美國AnalogDevice公司推出的高性能的DDS芯片，提供速度高達400MHz的內部時鐘，可合成頻率高達160MHz，支持2.7GHz的時鐘輸入(可選2，4或8分頻)、內部集成14位的D／A轉換器，具備快速頻率轉換、精細頻率分辨率和低相位噪聲輸出的性能，適用于快速跳頻頻率合成器的設計，本設計DDS輸出頻率信號可以根據鍵盤鍵入的頻率值不同而輸出不同的頻率值。
6.存儲器設計改進
氫原子鐘必需具有對時間以及對所監測數據實時保存的功能。然而外部存儲器的選擇也是多種多樣的，目前應用最多的仍是SRAM、EEPROM及NVRAM這三種方案。我們目前使用的存儲器就是采用SRAM加后備電池的模式，型號62256，它是組織結構為32K*8位字長的高性能CMOS靜態RAM。在設備掉電的情況下，存儲數據易丟失。同時SRAM加后備電池的方法增加了硬件設計的復雜性，降低了系統的可靠性；EEPROM方式可擦寫次數較少(約10萬次)，且寫操作時間較長(約10ms)；而NVRAM的價格問題又限制了它的普遍應用。因此越來越多的設計者將目光投向了新型的非易失性鐵電存儲器(FRAM)。鐵電存儲器具有以下幾個優點：可以總線速度寫入數據，而且在寫入后不需要任何延時等待；有近乎無限次擦寫壽命；數據保持45年不丟失；具有較低的功耗。設計中采用的FM25L16是串行FRAM。其內部存儲結構形式為2k×8位，地址范圍為0000H~07FFH，FM25L16支持SPI方式0和方式3。具有先進的寫保護設計，包括硬件保護和軟件保護雙重保護功能。FM25L16的數據讀寫速度能達到18MHz，可與當前高速的RAM相媲美。結束語從設計的測試結果來看，全新的設計模式對電路的性能，可靠性，穩定性等多方面都有很大的提高，具體表現如下所示：
（1）設計中采用AD7490替代ADC0816，從而使得ADC精度提高8bit升級到12bit，精度提高了16倍，并且無需經過外接模擬開關，減少了信號經過多個模擬芯片引起誤差。
（2）溫度控制系統采用全數字化設計模式，提高測量精度，降低干擾，可避免處理運放電路所造成的對溫度飄移的影響以及多級模擬帶來的累計誤差，最重要的一點就是不用再人為的通過改變電阻模式來達到調整溫度的目的。
（3）綜合器設計部分采用DDS處理技術，直接從監控板輸出所需頻率信號，從而大大減少設計中潛在的故障點，大大提高了設計的可靠性，穩定性。
