時間：2023-03-17 18:05:20
序論：在您撰寫單元電路論文時，參考他人的優秀作品可以開闊視野，小編為您整理的7篇范文，希望這些建議能夠激發您的創作熱情，引導您走向新的創作高度。
1.1明確任務
再設計電路時，首先要明確電路需要的功能，制定詳細的任務書，確定需要的單元電路，星系擬定電路的性能指標，再通過計算電壓需要放大的倍數、電路中輸入輸出電阻的大小，繪制執行流程圖，通過設計，將電路所需的成本降到最低，提高每個單元電路、參數的精度，在提高設計電路的可靠性、穩定性的前提下，盡量簡化設計電路。
1.2參數計算
計算參數是設計電路必須要進行得步驟，通過計算，來保證電路中各個單元電路的功能指標需要達到的要求，計算參數需要電子技術的相關知識，單元電路的設計需要強大的理論知識的支撐，才能做到爐火純青。例如，在計算如下放大電路的時候，我們需要計算每個電阻的阻值、以及放大倍數，同一個電路，可能有很多數據，所以要正確的選擇數據，注意方法。
1.3繪制電路圖
電路設計時，需要將單元電路與整機電路相連，設計完整的具有一定功能的電路圖，在連接時，需要注意單元電路間連接的簡化，以及最重要的是，電路的電氣連接，是否能夠導通，實現預定功能。例如，設計單元電路間的級聯時，各單元電路設計完成時，還要考慮這些，意在減少浪費，還要注意輸入信號、輸出信號、控制信號間的關系，同時還要注意一些事項：首先，注意電路圖的可讀性。繪圖時，盡量將主電路圖繪制在一張圖紙上，其中較為獨立的部分單元電路、以及次要部分可以繪制在另一張圖上，但是一定要注意圖之間的電氣端口的連接，是否對應，各圖紙間的輸入輸出端口都要提前做好標記。其次，注意信號流向以圖形符號。信號的流向，一般從輸入端、信號源開始，從左至右、從上到下，按信號的流向依次連接單元電路。而且，圖中要加上適當的說明，如符號的標注、阻值等。最后，注意連接線畫法。電路圖中，各元件間的連接應為直線，且盡量減少交叉線，連接線的分布應為水平或者垂直，除非應對特殊情況，否則不要化斜線，如圖中不可避免的出現交叉，要將連接點用原點表示。
2幾種典型單元電路的設計方法
電子電路設計中，單元電路一定要設計合理，否則將會影響整個電路的聯通，所以，電氣工程師在設計電路時，應該更謹慎的致力于單元電路的設計。
2.1對于線性集成運放組成的穩壓電源的設計
穩壓電源的設計，一般先讓輸入電壓通過電壓變壓器，然后進行整流，然后經過濾波電路，成為穩壓電路。設計單元電路時，串聯反饋式穩壓電路可分為幾個部分，調整部分、取樣部分、比較放大電路、基準電壓電路等。這樣的設計能夠使單元電路具有保護過流、短路電流。
2.2單元電路之間的級聯設計
單元電路設計完成之后，還要考慮單元電路間的級聯問題。例如，電氣特性的相互匹配、信號耦合方式、時序配合、相互干擾等。其中信號耦合方式，還包括：直接耦合、間接耦合、阻容耦合、變壓器耦合、光耦合。時序配合的問題，相對比較復雜，需要對每個單元電路的信號進行詳細的分析，來確定電路時序。
2.3對于運算放大器電路的設計
運算放大電路在電路設計中十分常用，它能夠與反饋網絡連接，組成具有特定功能的電路模塊，是具有很高放大倍數的單元電路。運放電路的設計，可以通過元器件的組合，也可以通過具有相應功能的芯片構成，設計時對各種參數都要整體權衡，不能盲目的追求某個指標的先進。其中，要引起重視的是，應在消震引腳間接入適當的電容消振盡量避免兩級以上的放大級相連。
3結束語
關鍵詞：三端離線PWM開關；正激變換器；高頻變壓器設計
引言
TOPSwitch是美國功率集成公司（PI）于20世紀90年代中期推出的新型高頻開關電源芯片，是三端離線PWM開關（ThreeterminalofflinePWMSwitch）的縮寫。它將開關電源中最重要的兩個部分——PWM控制集成電路和功率開關管MOSFET集成在一塊芯片上，構成PWM/MOSFET合二為一集成芯片，使外部電路簡化，其工作頻率高達100kHz，交流輸入電壓85～265V，AC/DC轉換效率高達90％。對200W以下的開關電源，采用TOPSwitch作為主功率器件與其他電路相比，體積小、重量輕，自我保護功能齊全，從而降低了開關電源設計的復雜性，是一種簡捷的SMPS（SwitchModePowerSupply）設計方案。
TOPSwitch系列可在降壓型，升壓型，正激式和反激式等變換電路中使用。但是，在現有的參考文獻以及PI公司提供的設計手冊中，所介紹的都是用TOPSwitch制作單端反激式開關電源的設計方法。反激式變換器一般有兩種工作方式：完全能量轉換（電感電流不連續）和不完全能量轉換（電感電流連續）。這兩種工作方式的小信號傳遞函數是截然不同的，動態分析時要做不同的處理。實際上當變換器輸入電壓在一個較大范圍發生變化，和（或者）負載電流在較大范圍內變化時，必然跨越兩種工作方式，因此，常要求反激式變換器在完全能量和不完全能量轉換方式下都能穩定工作。但是，要求同一個電路能實現從一種工作方式轉變為另一種工作方式，在設計上是較為困難的。而且，作為單片開關電源的核心部件高頻變壓器的設計，由于反激式變換器中的變壓器兼有儲能、限流、隔離的作用，在設計上要比正激式變換器中的高頻變壓器困難，對于初學者來說很難掌握。筆者采用TOP225Y設計了一種單端正激式開關電源電路，實驗證明該電路是切實可行的。下面介紹其工作原理與設計方法，以供探討。
1TOPSwitch系列應用于單端正激變換器中存在的問題
TOPSwitch的交流輸入電壓范圍為85～265V，最大電壓應力≤700V，這個耐壓值對于輸入最大直流電壓Vmax=265×1.4=371V是足夠的,但應用在一般的單端正激變換器中卻存在問題。
圖1是典型的單端正激變換器電路，設計時通常取NS=NP，Dmax<0.5（一般取0.4）,按正激變換器工作過程,TOPSwitch關斷期間，變壓器初級的勵磁能量通過NS，D1，E續流（泄放）。此時，TOPSwitch承受的最大電壓為
VDSmax≥2E=2Vmax=742V（1）
大于TOPSwitch所能承受的最大電壓應力700V，所以，TOPSwitch不能在一般通用的正激變換器中使用。
2TOPSwitch在單端正激變換器中的應用
由式（1）可知，TOPSwitch不能在典型單端正激變換器中應用的關鍵問題，是其在關斷期間所承受的電壓應力超過了允許值，如果能降低關斷期間的電壓應力，使它小于700V，則TOPSwitch仍可在單端正激變換器中應用。
2.1電路結構及工作原理
本文提出的TOPSwitch的單端正激變換器拓撲結構如圖1所示。它與典型的單端正激變換器電路結構完全相同,只是變壓器的去磁繞組的匝數為初級繞組匝數的2倍,即NS=2NP。
TOPSwitch關斷時的等效電路如圖2所示。
若NS與NP是緊耦合，則，即
VNP=1/2VNS=1/2E（2）
VDSmax=VNP＋E=E=1.5×371
=556.5V<700V（3）
2.2最大工作占空比分析
按NP繞組每個開關周期正負V·s平衡原理，有
VNPon(Dmax/T)=VNPoff[(1-Dmax)/T]（4）
式中：VNPon為TOPSwitch開通時變壓器初級電壓，VNPon=E；
VNPoff為TOPSwitch關斷時變壓器初級電壓，VNPoff=（1/2）E。
解式（4）得
Dmax=1/3（5）
為保險，取Dmax≤30％
2.3去磁繞組電流分析
改變了去磁繞組與初級繞組的匝比后，變壓器初級繞組仍應該滿足A·s平衡，初級繞組最大勵磁電流為
im(t)|t=DmaxT=Ism=DmaxT=(E/Lm)DmaxT（6）
式中：Lm為初級繞組勵磁電感。
當im(t)=Ism時，B=Bmax，H=Hmax，則去磁電流最大值為
Ism==(Hmaxlc/Ns)=1/2Ipm(7)
式中：lc為磁路長度；
Ipm為初級電流的峰值。
根據圖2（b）去磁電流的波形可以得到去磁電流的平均值和去磁電流的有效值Is分別為
下面討論當NP=NS，Dmax=0.5與NP=NS，Dmax=0.3時的去磁電流的平均值和有效值。設上述兩種情況下的Hmax或Bmax相等，即兩種情況下勵磁繞組的安匝數相等，則有
Im1NP1=Im2NP2（10）
式中：NP1為Dmax=0.5時的勵磁繞組匝數；
NP2為Dmax=0.3時的勵磁繞組匝數；
設Lm1及Lm2分別為Dmax=0.5和Dmax=0.3時的初級繞組勵磁電感，則有
Im1=E/Lm1×0.5T為Dmax=0.5時的初級勵磁電流；
Im2=E/Lm2×0.3T為Dmax=0.3時的初級勵磁電流。
由式（10）及Lm1，Lm2分別與NP12，NP22成正比，可得兩種情況下的勵磁繞組匝數之比為
(NP1)/(NP2)=0.5/0.3
及(Im1)/(Im2)=(Np2)/(Np1)=0.3/0.5(12)
當NS1=NP1時和NS2=2NP2時去磁電流最大值分別為
Ism1=Im1=Im（13）
Ism2=Im2=(0.5/0.6)Im（14）
將式（10）～（14）有關參數代入式（8）～（9）可得到，當Dmax=0.5時和Dmax=0.3時的去磁電流平均值及與有效值Is1及Is2分別為
Is1=1/4ImImIs1=0.408Im（Dmax=0.5）
Is2≈0.29ImIs2=0.483Im（Dmax=0.3）
從計算結果可知，采用NS=2NP設計的去磁繞組的電流平均值或有效值要大于NS=NP設計的去磁繞組的電流值。因此，在選擇去磁繞組的線徑時要注意。
3高頻變壓器設計
由于電路元件少,該電源設計的關鍵是高頻變壓器,下面給出其設計方法。
3.1磁芯的選擇
按照輸出Vo=15V，Io=1.5A的要求，以及高頻變壓器考慮6％的余量，則輸出功率Po=1.06×15×1.5=23.85W。根據輸出功率選擇磁芯，實際選取能輸出25W功率的磁芯，根據有關設計手冊選用EI25，查表可得該磁芯的有效截面積Ae=0.42cm2。
3.2工作磁感應強度ΔB的選擇
ΔB=0.5BS，BS為磁芯的飽和磁感應強度，由于鐵氧體的BS為0.2～0.3T，取ΔB=0.15T。
3.3初級繞組匝數NP的選取
選開關頻率f=100kHz（T=10μs），按交流輸入電壓為最低值85V，Emin≈1.4×85V，Dmax=0.3計算則
取NP=53匝。
3.4去磁繞組匝數NS的選取
取NS=2NP=106匝。
3.5次級匝數NT的選取
輸出電壓要考慮整流二極管及繞組的壓降，設輸出電流為2A時的線路壓降為7％，則空載輸出電壓VO0≈16V。
取NT=24匝。
3.6偏置繞組匝數NB的選取
取偏置電壓為9V，根據變壓器次級伏匝數相等的原則，由16/24=9/NB，得NB=13.5,取NB=14匝。
3.7TOPSwitch電流額定值ICN的選取
平均輸入功率Pi==28.12W（假定η=0.8），在Dmax時的輸入功率應為平均輸入功率，因此Pi=DmaxEminIC=0.3×85×1.4×IC=28.12，則IC=0.85A，為了可靠并考慮調整電感量時電流不可避免的失控，實際選擇的TOPSwitch電流額定值至少是兩倍于此值，即ICN>1.7A。所以，我們選擇ILIMIT=2A的TOP225Y。
4實驗指標及主要波形
輸入AC220V，頻率50Hz，輸出DCVo=15(1±1％)V，IO=1.5A，工作頻率100kHz，圖3及圖4是實驗中的主要波形。
圖3中的1是開關管漏源電壓VDS波形，2是輸入直流電壓E波形，由圖可知VDS=1.5E；圖4中的1是開關管漏源電壓VDS波形，2是去磁繞組電流is波形，實驗結果與理論分析是完全吻合的。
在新技術、新設備不斷更新的今天，供電企業對安全的要求越來越高，不同層次、不同崗位的員工，隨時面臨著巨大的壓力，安全教育培訓是滿足員工渴望在一個安全、舒適的環境中工作的自身需求，維護員工權益的基礎保障。對于個人來說，員工應通過企業提供的各種安全教育培訓，將接受和參與安全教育培訓作為企業最大的福利，進行安全知識和安全防護技能的補充、更新、拓寬，提高安全素質，增強新形勢下對企業安全需求的適應能力，維護自己最大的權益。
當前供電企業安全教育培訓工作中存在的問題
1.對安全教育培訓重要性認識不足。部分基層單位、班組負責人，對安全教育培訓工作重要性和緊迫性的認識存在盲區，導致員工崗位安全教育培訓工作沒有被納入單位、班組日常工作計劃的現象出現，受經濟效益、工作進度等客觀因素的影響，顯現出員工崗位安全教育培訓缺乏的現象。
2.安全教育培訓制度尚不健全。隨著供電企業快速發展和企業員工對安全教育培訓滿意度的變化，現有安全培訓制度顯現出安全教育培訓管理制度或標準的缺失，可操作性欠缺，安全教育培訓職能交叉加重了基層的負擔等方面的問題。
3.安全教育培訓覆蓋面不足。基層單位、班組受培訓能力限制，導致員工安全教育培訓有名無實，流于形式，造成基層員工安全教育培訓嚴重缺失，在不斷積累之后造成員工整體安全素質和安全意識偏低。
4.安全教育培訓針對性不強。當前，安全培訓多以理論講解為主，由于與現場安全工作實際出現脫節，開展安全教育培訓工作之前沒有開展前期調研，廣泛征求員工對安全教育培訓的需求，導致安全教育培訓沒有真正按照不同專業、不同層次員工的工作特點把握安全教育培訓需求，有針對性的擬定安全教育培訓計劃和實施方案，使基層單位、班組的安全教育培訓顯現出走過場，為了培訓而培訓，缺乏針對性等方面的問題。
5.安全教育培訓評價管理機制還不夠完善。目前，供電企業員工安全培訓體系建設逐步趨于完善，但培訓評價管理體系相對滯后，導致基層單位、班組安全培訓開展情況的監督、檢查和培訓質效的考核、認證欠缺規范。
6.安全教育培訓師資較薄弱。一是基層單位、專業班組培訓員由于長期從事繁忙的現場工作、接觸的專業前沿信息較少、時間和精力有限等原因，導致教育理念更新不及時，教育理論知識相對欠缺；二是由于基層單位、專業班組培訓員在承擔現場培訓教學任務的同時還要面對和處理復雜、動態的現場作業工作，導致培訓人員投入到培訓教學上的時間、精力很難保證；三是一些基層單位將培訓人員承擔的培訓任務劃為義務勞動，缺乏有效的激勵機制，導致培訓人員在開展安全教育培訓教學工作中的積極性受挫，培訓效能感下降，從而影響了安全生產教育培訓教學質量。
做好企業安全教育培訓工作的對策研究
1.企業要健全和完善安全教育培訓體系的基礎建設。企業在完善三級安全教育培訓體系的同時，一是在硬件設施的投入和配備等方面要安排專用資金，落實具體部門，建設并完善企業員工安全教育培訓基地，配置必要的培訓設備和設施，深入基層開展培訓課題調研，根據企業安全生產管理要求，制定安全教育培訓計劃；二是加強企業安全教育培訓師資隊伍的建設，通過基層選拔、自主培養，專業人員引進等多種方式，做好安全教育培訓師資資源的儲備，建立能滿足企業安全教育培訓要求的師資隊伍，保證安全教育培訓工作的質效，使安全教育培訓計劃能夠得到有效落實。
2.企業要將安全教育培訓與企業安全目標愿景進行有效結合。安全教育培訓具有形式和載體多元化的特征，但無論是通過企業安全文化建設，還是通過安全知識和技能培訓、競賽、演講、論壇、專題講座等形式開展安全教育培訓，始終都要同企業安全發展的安全目標愿景相結合。一是企業要將安全教育培訓與員工個人的崗位追求、價值追求相結合。從關心員工各方面利益的角度出發，通過安全教育培訓使員工樹立正確的安全價值觀，能夠發自內心的真正認識到只有保證了安全，才能得到個人利益，實現個人追求，真正實現“要我安全”到“我要安全”的轉變，主動接受安全教育培訓，自覺汲取安全知識、提升安全技能。二是安全教育培訓要納入企業的教育培訓總體規劃中，與專業技能培訓、學歷教育培訓有機融合，確定專責部門和人員統一管理，形成完善的安全教育培訓體系，避免安全教育培訓流于形式的現象出現，使安全教育培訓在培訓資金、培訓時間、培訓場所、培訓設施、培訓質效等方面從組織結構和管理上得到保障。
3.企業要形成安全教育培訓的閉環管理流程。安全教育培訓的閉環流程包括全面掌握企業和員工安全技能和素質提升需求，做好安全教育培訓需求分析；根據安全教育培訓需求有針對性的編制安全教育培訓計劃，設置培訓課程；安全教育培訓實施過程和安全教育培訓質效評價等四個方面。企業和員工安全技能和素質提升需求調查，是確定安全教育培訓目標、制定安全教育培訓計劃的基礎，是進行安全教育培訓實施過程和安全教育培訓質效評價的前提，也是加強培訓工作計劃性、針對性、可控性和預見性的關鍵。企業和員工安全技能和素質提升需求調查主要包括以下幾個方面的內容：一是安全教育培訓部門和基層單位、班組對企業安全教育培訓制度的落實情況；二是企業安全水平和缺陷、隱患、事故狀況，員工安全意識、安全技能水平和“三違”現象發生率；三是員工對崗位新工藝、新設備、新技能的認知狀況，應急處置技能和水平。
編制安全教育培訓計劃和設置培訓課程，應根據各級安全教育培訓體系組織機構實際，結合安全教育培訓需求調查制定。計劃要做到有目標、有內容、有措施，注重針對性、實效性、可行性和操作性。
安全教育培訓實施過程首先是要明確培訓要求，科學合理的控制培訓進度，著重從員工安全意識的提升、安全知識的完善、安全技能的補缺等方面提高員工整體安全素質?；鶎拥膯挝缓桶嘟M在安全教育培訓工作的實施中，可從制度、規范、常態、學用結合等方面出發，采用安全知識和技能培訓、競賽、演講、論壇、專題講座等多種形式，喚起員工參與安全教育培訓積極性；把握好安全理念、安全啟迪、事故警示、人機互動等環節，對員工進行全方位的安全教育培訓；結合工作實際和安全實踐經歷，緊貼本單位和班組安全生產工作實際，開展安全知識和技能學習、討論分析事故案例等，真正做到有的放矢。
安全教育培訓質效評價是安全教育培訓取得實效的保障，包括評估確定、評估方案制定、評估實施和評估反饋四個步驟。一是利用聽課、座談、問卷調查等方式，對參培人員進行培訓計劃安排、培訓內容、培訓教材、培訓進度、培訓環境、后勤服務、授課技巧等方面認可程度的評價；二是利用試卷答題、技能實操以及撰寫培訓心得體會等方式，掌握參培人員對培訓內容的掌握情況和安全知識與技能的提升情況；三是通過對參訓者行為觀察及訪談其主管或同事，評定參訓者接受培訓后在工作行為上的變化；四是評估培訓后帶來的組織相關產出的變化效果。
關鍵詞：低功耗；無線供能；電荷泵整流器；低壓差線性穩壓器；帶隙基準電壓源；電源抑制
中圖分類號：TM44；TN722；TP393 文獻標識碼：A 文章編號：2095-1302（2016）12-00-04
0 引 言
近幾年，受益于集成電路工藝技術與片上系統（System on Chip，SOC）的不斷發展，射頻識別、微傳感網絡以及環境感知等智能技術得到了飛速發展。其中，對于無線供能植入式芯片的能量管理、功耗等問題受到了持續關注與研究。當能量采集完成后，如何管理該能量是下一代被動與半被動植入式醫療設備的要點之一。
在低功耗植入式芯片中，如低噪聲放大器、模數轉換器等對工作電壓及其紋波都有一定的要求，因此須通過無線能量管理單元（Wireless Power Management Unit，WPMU）將其電源性能優化。在被動式芯片中，電荷泵整流器（Charge Pump Rectifier，CPR）、帶隙基準源（Bandgap Reference，BGR）、低壓差線性穩壓器（Low Dropout Regulator，LDO）是WPMU的重要組成單元[1]。芯片工作時，人體各種低頻信號（EEG、ECG）會通過相應的耦合方式傳輸到電源通路上，從而產生低頻噪聲，因此必須采用相關技術獲得高電源抑制比電源。論文首先通過電荷守恒定理對傳統Dickson電路進行動態分析及能量轉換效率的改進；然后采用電源抑制增強（Power Supply Rejection Boosting，PSRB）與前饋消除（Feed-forword Cancellation，FWC）等技術分別提高BGR、LDO在運放工作帶寬內的電源抑制力（Power Supply Rejection，PSR），并在輸出節點并聯電容以濾除超高頻紋波；最后為保證LDO在負載變化時的穩定性，利用零極點追蹤補償來滿足相位裕度的要求。
論文對高性能無線能量管理單元預設指標為：
（1）CPR在輸入500 mV交流小信號時能輸出2 V電壓并驅動200 A的電流。
（2）BGR輸出電源抑制比在LDO的工作范圍內盡可能大于60 dB，以減小對LDO的影響。
（3）LDO輸出電源抑制比在生物信號頻率處（01 kHz）及CPR輸入信號處大于60 dB，從而提供負載電路高性能的工作電壓。
（4）在滿足以上性能的情況下，盡可能減小電路工作時的靜態電流。
1 無線能量管理單元的基本原理
圖1所示為論文采用的無線供能能量管理單元拓撲結構。由圖1可知，WPMU主要包含CPR、BGR、LDO及保護電路（PRO）等模塊。芯片通過片外天線采集到由基站發射的高頻無線能量信號，CPR將信號整流后進行升壓，產生紋波較大的電壓，并將該能量儲存到Cs中。由BGR與LDO所組成的環路通過負反饋輸出紋波較小的VDD來驅動負載電路。其中BGR為LDO提供一個精準穩定的參考電壓，因此BGR的性能影響著LDO輸出電壓的性能。芯片中的保護電路包括過溫保護電路、過壓保護電路、限流電路，其主要目的在于意外情況下對電路關斷，實現對電路的保護。
設計能量管理單元時，在無線供能的環境下要注意相關性能的優化，而這又伴隨著其它性能的犧牲，下面將詳細分析論文采用的CPR、BGR、LDO設計原理及電路結構。
3 版圖及后仿真結果
采用SMIC 0.18 m CMOS工藝，在Cadence下對電路進行仿真驗證，無線能量管理單元的版圖如圖7所示，其中包含了CPR、BGR、LDO及PRO等模塊，芯片的尺寸大小為277 m×656 m。
電路在工作時要避免反饋環路發生震蕩，必須保證LDO環路的相位裕度，論文在tt、ff、ss三個工藝角下對其進行不同負載電流（0200 A）的仿真，仿真結果如表1所列。該結果表明在負載電流0200 A內，由于零極點追蹤補償的作用，相位裕度均大于60度，根據奈奎斯特穩定判據，LDO環路能在負載變化的范圍內穩定工作。
圖8所示為BGR、LDO的PSR仿真波形，從圖中可以看出，BGR采用PSRB技術后，PSR在低頻降低了近25 dB。當LDO采用FWC技術時，電源抑制在低頻段得到了顯著提升，電路空載時，在100 Hz內提升了近20 dB，滿載時提升了近40 dB。
圖912給出了WPMU中CPR與LDO的相關瞬態仿真結果，當輸入頻率為500 MHz、幅度為0.5 V的正弦波時，電路建立時間約為13 s，CPR的紋波約為5 mV，而LDO的輸出電壓紋波減小至2.3 V，即高頻處PSR約為-66 dB。因此論文采用的LDO在生物信號頻率處（DC-10 kHz）與輸入信號頻率處（100 MHz以上）具有較好的PSR。表2對相關文獻與本文設計進行性能比較，可以看出，該電源管理單元能輸出性能更好的工作電壓。
4 結 語
論文針對CPR、LDO、BGR進行研究，設計了一種應用于低功耗無線供能植入式醫療芯片的能量管理單元。采用SMIC 0.18 m CMOS工藝提供的本征MOS管使CPR的效率得到提升。利用PSRB將BGR的PSR在低頻處從-75 dB降低到-95 dB，這是優化LDO電源抑制能力的基本前提。通過FWC、零極點追蹤補償改善LDO的PSR與穩定度，在驅動0.2 mA的負載電流時，PSR為-85 dB@DC，而相位裕度在負載范圍內均大于60度，該性能可適用于對電源性能要求較高的模塊。
參考文獻
[1]郭文雄.應用于植入式經皮能量傳輸的集成電路研究與設計[D].廣州：華南理工大學，2013.
[2]Pierre Favrat， Philippe Deval， Michel J.Declercq. A High-Efficiency CMOS Voltage Doubler[J]. IEEE Journal of Solid-State Circuits， 1998， 33（3） ： 410-416.
[3]To shiyuki Umeda， Hiroshi Yoshida， Shuichi Sekine， et al. A 950-MHz Rectifier Circuit for Sensor Network Tags With 10-m Distance[J]. IEEE Journal of Solid-State Circuits， 2006， 41（1）： 35-41.
[4]Keith Sanborn， Dongsheng Ma， Vadim Ivanor. A Sub-1-V Low-Noise Bandgap Voltage Referen-ce[J]. IEEE Journal of Solid-State Circuits， 2007， 42（11） ： 2466-2481.
[5]Mohamed El-Nozahi， Ahmed Amer， Joselyn Torres， et al. High PSR LOW Drop-Out Regulator With Feed-Forward Ripple Cancellation Techniq-ue[J]. IEEE Journal of Solid-State Circuits， 2010， 45（3） ： 565-577.
[6]王憶.高性能低壓差線性穩壓器研究與設計[D].杭州：浙江大學，2010.
關鍵詞：單片機，I2C總線，紅外遙控
引 言
紅外遙控器的特點是使用方便、功耗低、抗干擾能力強，因此它的應用前景是不可估量。論文參考，I2C總線。市場上的各種家電的紅外遙控系統技術成熟、成本低廉，但是，為了避免不同品牌、不同型號的設備之間產生誤操作，人們在不同的設備中使用不同的傳輸規則或者識別碼，這就使得各個型號的遙控器都只適用于各自的遙控對象，容易造成實際使用中遙控器多而雜，經常搞混的結果。論文參考，I2C總線。本設計本著解決這一矛盾的目的，提出了一種學習型紅外遙控器的實現方案。
1 研究內容及目標
本設計首先分析了紅外線遙控編解碼原理，結合市場上出售的通用型遙控器進行比較，使用單片機對接收到的紅外信號進行處理，把經過解碼后產生的高低電平以二進制信號1和0的形式進行存儲，隨后經過調制產生38KHz載波，還原并發射紅外線信號，從而達到控制多種家用電器的功能。文中給出了紅外線接收發射，以及存儲的基本原理及設計思路。
2 學習型紅外遙控器硬件電路的設計
2.1系統整體設計
學習型紅外遙控器是由單片機（AT89S52）、一體化紅外接收頭、振蕩器（74F132）、紅外發射二極管、存儲器及行列式鍵盤組成的。論文參考，I2C總線。論文參考，I2C總線。學習型遙控器分為學習和控制兩種狀態。在學習狀態下，主要完成紅外信號的接收及存儲功能。首先一體化紅外接收頭可以完成對其它遙控器發出的紅外信號的接收并對其進行解調、整形、放大，然后把信號送入單片機AT89S52中，單片機定時采集一體化紅外接收頭發出的紅外線信號，根據高低電平形成一系列0，1二進制碼，并以8位為單位存放到存儲器AT24C16以及指定鍵盤的數據區，從而完成對一個鍵的學習。如果再學習其它鍵的功能，方法相同。在控制狀態下，單片機對存儲器AT24C16和鍵盤進行尋址，依次讀出這些數據，然后單片機以位為定時單位輸出給振蕩器74F132，調制頻率為38KHz，送入放大器，驅動紅外發射二極管進行發射，以實現對設備某一功能的控制。系統組成方框圖2.1所示。
圖2.1系統組成框圖
2.2各單元電路設計
2.2.1 紅外接收單元
紅外接收單元是由紅外線接收器件、前置放大電路、解調電路、指令信號檢出電路、記憶及驅動電路、執行電路組成。當紅外接收器件收到遙控器發射二極管的紅外光信號時，它將紅外光信號變為電信號并送入前置放大器進行放大，再經解調器后，由指令信號檢出電路將指令信號檢出，最后由記憶和驅動電路驅動執行電路，實現各種操作。
紅外接收電路一般要做成一個獨立的整體，稱為紅外接收頭，這主要是因為它對外界干擾十分敏感，為了保證可靠的接收，必須對其嚴格屏蔽，只留出一個接收紅外光的小孔，以防止干擾信號進入。
2.2.2紅外發射單元
本設計在發射電路中使用了一片高速CMOS型四重二輸入帶施密特觸發器的與非門74F132芯片。其中“與非”門U7A和U7B組成載波振蕩器，振蕩頻率在38kHz左右。
調制電路是由74F123的兩個單穩態觸發器U7A和U7B級聯構成的可控振蕩器。論文參考，I2C總線。當P1.4為高電平時，U7A、U7B 處于穩態，74F132的1腳、4腳為低電平，不驅動紅外發射管發射紅外載波信號。當P1.4跳變為低電平時，觸發U7A并使之進入暫穩態，1腳變為高電平；U7A暫穩態結束時，1腳跳變為低電平，觸發U7B進入暫穩態，4腳變為高電平；U7B 暫穩態結束時，4腳跳變為低電平， 變為高電平并觸發U7A的上升沿觸發端1B，使U7A再次進入暫穩態，從而形成自激振蕩，在6腳輸出一系列的脈沖信號，經Q1三極管大后送紅外發射管，發送紅外光信號。
紅外發送電路中采用的紅外發射器件是塑封的TSAL6200 紅外發射二極管，它將周期的電信號轉變成一定頻率的紅外光信號。它是一種高頻紅外脈沖信號，但脈沖串時間長度是恒定的，根據脈沖串之間的間隔大小，表示傳輸的是數據“0”還是“1”。紅外發射二極管TSAL6200 向空間發射載頻為38kHz 的指令碼。
2.2.3鍵盤單元
本設計因為遙控按鍵較多的原因，采用行列式鍵盤。
鍵盤識別采用行掃描法（逐行掃描查詢法），這是一種最常用的按鍵識別方法，其按鍵識別過程如下：
將全部行線P0.2～P0.4置低電平，然后檢測列線的狀態。只要有一列的電平為低，則表示鍵盤中有鍵按下，而且閉合的鍵位于低電平線與3根行線相交叉的3個按鍵之中。若所有列線均為高電平，則無按鍵按下。在確認有鍵按下后，即可進入確定具體閉合鍵的過程。其方法是：依次將行線置為低電平后，然后逐行檢測各列線的電平狀態。若某列為低，則該列線與置為低電平的行線交叉處的按鍵就是閉合的按鍵。
2.2.4存儲單元
為了保證系統意外斷電時數據不丟失，本系統采用EEPROM將各種編碼數據存放起來?；驹硎抢昧藛纹瑱C與存儲器AT24C16的I2C通信過程。存儲單元主要采用了AT24C16芯片，該芯片是帶有2K字節的加電可擦除，可編程的只讀存儲器，通過單片機的P0.0和P0.1與AT24C16的SDA和SCL相連，進行讀寫操作。主要用來存放8位的二進制紅外線碼。
3 結束語
由于系統中所使用的存儲器（AT24C16）的存儲空間有限，因而系統目前只能對8個遙控按鍵進行學習與轉發。論文參考，I2C總線。但只要更換一片存儲容量更大的存儲芯片，并且修改相關讀寫程序就可以實現對更多遙控按鍵的學習與轉發，除此之外，系統的軟、硬件都無須做太大的改動。
在遙控器中，遙控信號之所以要經過調制后再發射出去，主要是為了減小發射功耗并增大發射距離。因而改用更加準確的載波和增大發射驅動電路可以增大該系統的遙控距離。將單片機與計算機通過RS-485進行總線通信，則可通過互聯網實現紅外遙控對設備的遠程控制。
參考文獻:
[1]郝建國.家用電器遙控系統集成電路大全[M].北京：人民郵電出版社，1996
[2]王俊峰,薛鴻德.現代遙控技術及應用[M].北京：人民郵電出版社，2005:91-98
[3]嚴天峰.單片機應用系統設計與仿真調試[M].北京:北京航空航天大學出版社,2005.10-36
[4]周云霞,潘紅玉.紅外遙控編碼在單片機系統中的處理[J].湖南師范大學自然科學學報,2002,9
關鍵詞：搶答器,中央控制單元USB通信
傳統的搶答器一般利用數字邏輯電路做成，功能單一，已不適應社會發展需要。隨著科學技術的進步，單片機與串口通信的結合已廣泛應用到各個電子系統。本文是基于單片機為核心的搶答系統設計，通過串口通信動態傳輸數據，使搶答系統具有電路簡單、操作方便、功能強大等特點。特別是搶答系統與PC通信相聯系，使整個搶答系統功能更完善。
1、系統總體方案設計
傳統搶答器功能過于單一，因此，可將其功能進行擴展，設計出以單片機為核心的搶答器系統，總體框圖如圖1所示。
搶答系統由控制開關、搶答開關、加/減分電路、計時電路、顯示電路、報警電路、PC通信等幾部分構成，如圖1所示。
圖1、總體方案電路圖
完成功能如下：
a、搶答開始時，在規定的時間內，最先按動搶答按鈕的選手應具優先權，搶答系統應能準確迅速地判斷出第一搶答者并將其信號鎖存，同時將輸入端關閉而使其它搶答信號無效。選手編號/得分情況能夠在顯示屏上顯示。此功能由中央控制單元,譯碼、顯示電路完成。
b、問題回答完畢，主持人應根據回答的準確性給予不同分值的加/減。此功能由加/減分電路完成。
c、在規定的時間內若有人搶答，搶答有效，終止定時，若無人搶答，此次無效。此功能由計時，中央控制單元完成。
d、每次問題回答結束，主持人應通過復位按鈕進行復位，各種程序又回到初始狀態。為進行下一輪的搶答工作做準備。
搶答開始之前，賦予選手一定的初始分，若選手違例搶答，報警電路工作，提醒有人違例搶答，同時編號牌顯示違例選手號碼，該違例選手會被自動扣分。搶答開始時，記分牌顯示選手初始值，此時，主持人根據需要，選定不同分值的題目讓選手回答。當主持人宣布搶答開始，同時按下開始鍵的時候，選手搶答，編號牌顯示選手編號。這時只能有第一位選手優先搶答成功，其他搶答無效。與此同時，倒計時就開始計時，在剩下最后幾秒的時候，報警電路工作，提醒選手。搶答時間結束，本題搶答無效。選手回答問題完畢，主持人應根據回答問題的情況，對選手成績做出相應的處理。每一題搶答結束后，主持人進行電路復位功能，為下一題做準備。而每一題的搶答過程中，編號顯示牌和各選手的得分情況會自動的送到PC機上進行動態顯示?？萍颊撐摹?/p>
1.1 硬件電路設計
1.1.1、中央控制單元
中央控制單元是控制系統的中樞，是系統的信息處理部分，鍵盤開關，控制開關等發出信號，中央控制單元收到信號后做出分析、響應，完成電路功能的執行?？萍颊撐摹?/p>
系統選用ISP-Flash系列單片機AT89S8252，它是一個低電壓，高性能CMOS 8位單片機，片內含8k bytes的Flash只讀程序存儲器和256 bytes的隨機存取數據存儲器，兼容標準MCS-51指令系統，功能強大，它可向輸出單元輸出控制信號。
1.1.2、鍵盤輸入及加/減分電路
選手通過按鍵進行搶答，單片機識別到有按鍵按下時，轉到相應的程序，控制譯碼顯示器顯示選手的編號或分數。而開始鍵，加/減分鍵也是通過鍵盤轉到相應的程序實現功能。
鍵盤作為輸入設備，結構簡單，通過程序可實現很多功能。搶答器按如圖2所示的矩陣結構連接，可有效減少單片機的I/O口。用單片機位處理指令來判斷是否有鍵按下，若有鍵按下，則有電平輸入。轉到相應程序，顯示有效選手的號碼，而其他選手再按“搶答鍵”也無效。若無人搶答，報警電路工作，表示本次搶答無效。若選手違例提前搶答，報警電路提醒選手注意，顯示牌顯示違例選手號碼，單片機通過程序指令讓該違例選手減去一定分值。
加/減分電路與搶答鍵工作原理一樣，當按下加/減分按鍵，單片機控制程序指令，給選手加/減相應的分值，每一題只能給與搶答選手一次的加減分機會，若有特殊情況，主持人可在控制臺進行操作。
若搶答鍵太少，可通過增加I/O口數量或者在中央處理單元外再外擴一片可編程I/O接口芯片。
圖2、鍵盤結構圖
1.1.3、選手編號/分數顯示電路
譯碼顯示：利用單片機串行口加外圍芯片74LS164，構成多個并行輸出口，用于串－并轉換，驅動CD4511鎖存-譯碼器進行LED數碼管顯示。科技論文。數據從單片機輸出經74LS04反相器進入74LS164的輸入端，而時鐘脈沖經74LS04反相器連接到74LS164的CLK脈沖信號端，在LED顯示相應的十進制數字，從而完成選手編號的顯示。
選手得分顯示電路與編號顯示電路原理一樣，可將多片74LS164芯片相連，增加其顯示位數。
1.1.4計時、報警等電路
倒計時器電路中，選用四位十進制減法定時/計數專用集成電路EC9410和7448TTLBCD--7段譯碼器組成可預置數的十進制減法器。在時鐘脈沖的作用下，倒計時開始。若某組搶答有效，計時停止并顯示倒計時時刻。若一直無人搶答.則倒計時到“00”自然停止。
報警輸出單元如圖3所示，數據輸入端與單片機相連，電路由三極管外加揚聲器等外圍電路構成，當中央控制單元通過分析確定存在違例搶答或是倒計時停止，便通過指令給報警電路數據輸入端一個高電平，三極管就導通，產生信號驅動揚聲器發出警報，從而形成一個報警電路，可通過調節報警聲長短來判斷是倒計時停止報警還是違例搶答報警。
圖3、報警電路
1.2單片機與PC機的通信
搶答過程中，顯示數據需要傳入PC機內。單片機與PC機間的通信選用USB串口通
信，將單片機采集的信息傳送到PC機中，由PC機進行處理。該系統使用Phillps公司的PDIUSBD12芯片作為USB接口芯片。PDIUSBD12通常用于微控制器系統并與微控制器通過高速通用接口進行通信，也支持本地DMA傳輸。該器件采用模塊化的方法實現一個USB接口，允許在眾多可用的微控制器中選擇最合適的作為系統微控制器，性能較好。
USB接口芯片PDIUSD12的八位I/O口線DATA0至DATA7具有可控的三態門電路，故而PDIUSBD12芯片可以直接與AT89S8252的數據總線相連，掛在系統總線上。當系統將采樣得到的信息通過USB總線上傳給PC時，AT89S8252選通PDIUSBD12芯片，將單片機內的采樣信息通過系統總線傳給USB接口芯片，繼而傳給上位機，完成數據的傳輸。
USB串口通信可采用控制傳輸模式，塊傳輸模式，同步傳輸模式，中斷傳輸模式等4種傳輸模式，根據本設計電路特點，采用中斷傳輸模式。其傳輸模式圖如圖4、圖5所示。
圖4、中斷輸入事務
圖5、中斷輸出事務
中斷服務子程序處理由PDIUSBD12產生，在中斷服務子程序中把數據從PDIUSBD12芯片的緩沖區中轉移到單片機環形緩沖區中，并清除該芯片內部緩沖區的使能，以便PDIUSBD12芯片接受新的數據包。而后建立正確的時間標志，通知主程序進行正確的處理。
2、結束語
文章創新點在于（1）以ISP-Flash系列單片機AT89S8252為核心的搶答器功能強大，（2）采用USB串口通信，使功能進一步得以完善。整個方案較好地完成了搶答器系統的設計，此外，還需考慮需報警，增加語音報警等情況，功能強大的AT89S8252中央控制單元配合USB串口通信，使整個搶答器反映快，功能齊全，使用性強，可靠運行。
參 考 文 獻
[1] 楊文顯，現代微型計算機原理與接口技術教程.清華大學出版社[M]，2006。
[2] 尹羅生；吉吟東；孫新亞等， 一種USB外設的實現方法[J]，計算機工程，2002，7-28：207-209。
關鍵詞：FPGA；原理；硬件設計；應用技術
1 FPGA的簡介
當前使用硬件的描述語言完成電路設計，都可以通過簡單的匯總和合理的布局，然后快速燒錄到FPGA器件上進行基本的測試，這也是當代數字系統設計進行檢驗的主流技術。這些可編程器件可以用來實現基本邏輯門的電路，也可以實現一些更復雜的組合功能例如數學的方程式、解碼器等等。大多數的FPGA器件里，包含著一些記憶性元件，如觸發器，或者一些其它的更為完整、性能更為優越的記憶塊。
設計師可以根據自己的需要按照可編輯的鏈接將FPGA器件內部的邏輯模塊連接在一起，仿佛一整個電路的實驗板被裝在一個電子芯片內，這些出廠后的FPGA器件的連接方式以及邏輯塊的使用都可以根據設計者不同的設計而進行改變，從而能完成不同的邏輯功能。
當你在進行的電子設計使用到FPGA器件時，你不得不需要努力地解決好電源管理、器件配置、IP集成、完整信號輸出等硬件系統的設計問題。在進行硬件設計時，你需要注意以下幾個問題：
1.1合理分配I/O信號
無論是哪種情況，在進行I/O信號分配時，都必須牢記以下共同的步驟：
1）用表格列出所有需要分配的I/O信號，并按照他們的重要性依次進行排列，比如電壓、端接方法、I/O標準、相關時鐘等；
2）檢查校驗模塊之間的兼容性；
3）利用以上的表格和兼容準則，先把受限制最大的信號分配到引腳上，最后分配那些受限最小的信號。因為受限制大的信號往往只能分配到特定的引腳上；
4）將剩余的信號分配到較為合適的地方。
1.2注意靜態功耗的降低
雖然靜態電流所帶來的功耗和動態功耗相比可以忽略不計，但對一些供電設備卻十分重要。引發靜態電流因素眾多，比如沒有完全接通或關斷的I/O 端口、三態電的驅動器的下拉或上拉電阻，除此之外，保持編程信息也會需要一定靜態功率。
2 FPGA應用技術的設計原則
從上文中對FPGA內部的硬件結構分析可看出，FPGA器件的時序邏輯非常豐富，不同于其他的可編程器件。因而對于FPGA來說，應該有一整套能夠有效利用其內部豐富的時序邏輯功能的技術，而不同于其他一般的可編程器件的設計技術。由于其獨特的優越性，FPGA被越來越多的設計人員所使用，其設計技術被許多的設計者所掌握。在FPGA的實際應用中，使用最合理的設計方法，能很大程度的改善FPGA在應用中出現的漏洞和問題，進而全面提高設計性能。
2.1使用層次化的設計技術
使用層次化的設計的系統一般分成若干頂層模塊，而每一個頂層的模塊下又有若干個小模塊，并以此類推。層次化的設計模塊，可以是描述原理圖的結構圖，也可以是經過邏輯語言所描述、表現的實體。
使用層次化的設計對于系統的模塊劃分非常的重要，模塊劃分的不合理，將會導致整個系統的設計不合理，從而使系統的性能下降，這樣層次化的系統甚至要比沒有經過層次化設計的系統效果更差。
使用層次化設計的主要優點有以下兩個方面：增強設計可讀性，增加設計重復使用的可能性。
2.2使用同步系統設計技術
所有時序電路具有同一個性質――如果要使所設計的電路正常工作，必須嚴格的執行事先定義好的邏輯順序。如果不按照此順序執行，將會把錯誤數據寫進存儲單元，從而導致錯誤的操作。同步系統的設計方法，也就是使用全分布周期性的同步信號使系統中所有的存儲單元進行同時更新，這是執行這一時序有效進行的普遍的設計方法。電路的設計功能是通過產生時鐘信號并按照時序嚴格執行來實現的。
對于靜態的同步設計，必須滿足下面的兩個條件：
1.每一個邊緣敏感的部件其時鐘的輸入應該是一次輸入時鐘的某一個函數；并仍和一次時鐘輸入的時鐘信號。
2.所有的存儲單元都應該是具有邊緣敏感特性，在該系統中不存在電平敏感的存儲單元。
我們對于FPGA器件的同步設計的理解就是全部狀態的改變都是由主時鐘所觸發，同一個系統不同的功能模塊可以是部分異步的，但是模塊與模塊之間必須是同步的。正如CPU的設計一樣，所有的電路都和系統的主時鐘是同步的。相比于異步設計，同步設計具有很多的優點，但進行同步設計時仍然需要考慮很多方面的因素。例如，在選取時鐘時，需要考慮以下幾點：首先，由于大部分的器件都是由時鐘的上跳沿觸發，這要求時鐘信號的延差要很??；其次，時鐘信號的頻率通常很高；第三，時鐘信號一般是負載較重的信號，因此合理地進行負載分配是很重要的。除此之外，在進行FPGA器件的應用時，還要考慮模塊的復位電路、時序同步電路等實際問題。
參考文獻
[1] 周莉莉，周淑閣，井娥林. FPGA課程教學方法的探討與研究[期刊論文]. 實驗室科學，2013（3）.
[2] 夏陛龍，陳津平，胡春光. 基于FPGA的實時數據采集系統設計[期刊論文]. 計算機工程，2013（11）.
[3] 鄭爭兵. 雙時鐘FIFO在多通道高速傳輸系統中的應用[期刊論文]. 核電子學與探測技術，2013（5）.
[4] 李列文，桂衛華. 面向FPGA的低泄漏功耗SRAM單元設計方法研究[期刊論文]. 高技術通訊，2012（12）.
[5] 鄭文榮，孫朝江，劉少偉. 復雜系統的多FPGA可重構設計與實現[期刊論文]. 電子測量技術，2012（9）.
[6] 胡圣領. 基于FPGA的多項式運算器設計[期刊論文]. 現代電子技術，2012（1）.
[7] 孫立波，雷加. 基于SRAM型FPGA測試技術的研究[期刊論文]. 國外電子測量技術，2011（5）.
[8] 周發標，楊海鋼，秋小強，王飛. FPGA測試配置完備性的分析評價方法[期刊論文]. 計算機輔助設計與圖形學學報，2011（10）.
