時間：2023-03-07 15:16:08
序論：在您撰寫數字電路設計論文時，參考他人的優秀作品可以開闊視野，小編為您整理的7篇范文，希望這些建議能夠激發您的創作熱情，引導您走向新的創作高度。
關鍵詞：數字信號處理器；三電平；PWM整流器；功率因數校正
引言
三電平（ThreeLevel，TL）整流器是一種可用于高壓大功率的PWM整流器，具有功率因數接近1，且開關電壓應力比兩電平減小一半的優點。文獻[1]及[2]提到一種三電平Boost電路，用于對整流橋進行功率因數校正，但由于二極管整流電路的不可逆性，無法實現功率流的雙向流動。文獻[3]，[4]及[5]提到了幾種三電平PWM整流器，盡管實現了三電平，但開關管上電壓應力減少一半的優點沒有實現。三電平整流器盡管比兩電平整流器開關數量多，控制復雜，但?具有兩電平整流器所不具備的特點：
1）電平數的增加使之具有更小的直流側電壓脈動和更佳的動態性能，在開關頻率很低時，如300～500Hz就能滿足對電流諧波的要求；
2）電平數的增加也使電源側電流比兩電平中的電流更接近正弦，且隨著電平數的增加，正弦性越好，功率因數更高；
3）開關的增加也有利于降低開關管上的電壓壓應力，提高裝置工作的穩定性，適用于對電壓要求較高的場合。
1TL整流器工作原理
TL整流器主電路如圖1所示，由8個開關管V11～V42組成三電平橋式電路。假定u1=u2=ud/2，則每只開關管將承擔直流側電壓的一半。
以左半橋臂為例，1態時，當電流is為正值時，電流從A點流經VD11及VD12到輸出端；當is為負值時，電流從A點流經V11及V12到輸出端，因此，無論is為何值，均有uAG=uCG=＋ud/2，D1防止了電容C1被V11(VD11)短接。同理，在0態時，有uAG=0；在－1態時，有uAG=uDG=－ud/2，D2防止了電容C2被V22(VD22)短接。
右半橋臂原理類似，因此A及B端電壓波形如圖2所示，從而在交流側電壓uAB上產生五個電平：＋ud，＋ud/2，0，－ud/2，－ud。
每個半橋均有三種工作狀態，整個TL橋共有32=9個狀態。分別如下：
狀態0(1,1)開關管V11，V12，V31，V32開通，變換器交流側電壓uAB等于0，電容通過直流側負載放電，線路電流is的大小隨主電路電壓us的變化而增加或減小。
狀態1(1,0)開關管V11，V12，V32，V41開通，交流側輸入電壓uAB等于ud/2，輸入端電感電壓等于us－u1。電容C1電壓被正向(或反向)電流充電(u1<us，或放電us<u1)，C2通過直流側負載放電。
狀態2(1,－1)開關管V11，V12，V41，V42開通，輸入電壓uAB=ud，正向(或反向)電流對電容C1及C2充電(或放電)，由于輸入電感電壓反向，電流is逐漸減小。
狀態3(0,1)開關管V12，V21，V31，V32開通，交流側輸入電壓uAB等于－ud/2，輸入電感上電壓等于us＋u1。電容電壓被正向(或反向)電流充電(或放電)。
狀態4(0,0)開關管V12，V21，V32，V41開通，輸入端電壓為0，電容通過直流側負載放電，線路電流is的大小隨主電路電壓us的變化而增加或減小。
狀態5(0,－1)開關管V12，V21，V41，V42開通，交流側電壓為ud/2，正向(或反向)電流對電容C2充電(或放電)，電容C1通過負載電流放電。
狀態6(－1,1)開關管V21，V22，V31，V32開通，uAB=－ud，正向(或反向)線電流對兩個電容C1及C2充電(或放電)，由于升壓電感電壓正向，線電流將逐漸增加。
狀態7(－1,0)開關管V21，V22，V32，V41開通，交流側電壓電平為－ud/2，正向(或反向)電流對電容C2充電(或放電)，電容C1通過負載電流放電。
狀態8(－1,－1)開關管V21，V22，V41，V42開通，輸入端電壓為0，升壓電感電壓等于us，兩個電容C1及C2均通過負載電流放電。電流is根據電壓us的變化而增加(或減小)。
2硬件電路設計
從圖2可以看出，在輸入電壓頻率恒定的情況下，要在變換器交流側產生一個三電平電壓波形，輸入電壓一個周期內應定義兩個操作范圍：區域1和區域2，如圖3所示。
在區域1，電壓大于－ud/2，并且小于ud/2，在電壓uAB上產生三個電平：－ud/2，0，ud/2。同理，在區域2，電壓絕對值大于ud/2，并小于直流側電壓ud，在電壓正半周期(或負半周期)上產生兩個電平：ud/2和ud(或－ud/2和－ud)。相應電平的工作區域如表1所列。
表1相應電平的工作區域
工作區域
1
2
1
2
us>0
us<0
us>0
us<0
高電平
ud/2
ud
－ud/2
低電平
－ud/2
ud/2
－ud
為方便控制，這里定義兩個控制變量SA及SB，其中
根據表1可以設計一個開關查詢表，如表2所列，將其存儲在DSP中，當進行實時控制時，便可根據輸入電壓、電流信號，從表中查詢所需采取的開關策略。
表2查詢表
SA
SB
V11
V12
V21
V22
V31
V32
V41
V42
uAB
1
1
1
1
1
1
1
1
1
1
1
ud/2
1
－1
1
1
1
1
ud
1
1
1
1
1
－ud/2
1
1
1
1
－1
1
1
1
1
ud/2
－1
1
1
1
1
1
－ud
－1
1
1
1
1
－ud/2
－1
－1
1
1
1
1
整個控制系統以一片DSP為核心，控制框圖如圖4所示。
鎖相環電路產生一個與電源電壓同相位的單位正弦波形，ud的采樣信號通過低速電壓外環調節器進行調節，電流is的采樣信號通過高速電流內環G1進行調節，電容C1端直流電壓u1與電容C2端直流電壓u2分別通過兩個PI調節器進行調節，補償環G2用于補償兩只電容電壓的不平衡。
檢測的線電流命令is與參考電流is＊比較，產生的電流誤差信號送至電流內環G1，以跟蹤電源電流變化，產生的線電流波形將與主電壓同相位。
3軟件設計
系統采用兩個通用定時器GPT1及GPT2來產生周期性的CPU中斷，其中GPT1用于PWM信號產生、ADC采樣和高頻電流環控制(20kHz)，GPT2用于低頻電壓環的控制(10kHz)，兩者均采用連續升/降計數模式。低速電壓環的采樣時間為100μs，高速電流環采樣時間為50μs。中斷屏蔽寄存器IMR，EVIMRA和EVIMRB使GPT1在下降沿和特定周期產生中斷，GPT2則僅在下降沿產生中斷。
整個程序分為主程序模塊、初始化模塊、電流控制環計算模塊、電壓控制環計算模塊、PWM信號產生模塊等五大部份。程序流程如圖5所示。
4仿真結果及實驗
仿真參數如下：輸入電壓us交流220V，50Hz，輸出功率1kW，開關管GTO，開關頻率500Hz。整流狀態和逆變狀態下電源電壓us、電源電流is、交流側電壓uAB波形分別如圖6及圖7所示。實驗結果也證實了設計的正確性，在采用GTO管、開關頻率較低（500Hz）時，輸入側電流波形仍然非常接近正弦，裝置得到了接近1的功率因數，同時開關上的電壓應力減少了一半。
在高速數字電路設計技術的研究中,最為主要的研究點在于:
(1)高速數字電路信號的完整性;
(2)高速數字電路電源的設計兩個方面。在本節中,筆者將進行系統的闡述,強化對高速數字電路設計的認識與研究。具體而言,主要在于以下幾點內容:
1.1高速數字電路信號的完整性設計
在高速數字電路信號的完整性設計中,最主要的研究要點在于兩個方面:一是不同電路信號網傳輸信號的干擾情況;二是不同信號在電路信號網中的相互干擾情況。也就是說,在電路信號的完整性中,信號干擾是最為關鍵的因素,無論是對于干擾問題,還是對于反射問題,都是高速數字電路信號完整性設計的研究要點。在理想狀態之下,不同阻抗是相等的,存在相互匹配性。所以,在電路設計的過程中,要特別注意阻抗的控制,阻抗過小(過大)都會對線路中的電流及電壓造成影響,進而形成信號干擾問題。當然,在高速數字電路的設計中,是很難以讓臨界阻抗與電路新城相互匹配的狀態,這就強調,高速數字電路信號系統,應最可能的處于較為合適的狀態,以最大程度上提高高速數字電路的信號質量。
1.2高速數字電路電源的設計
高速數字電路電源設計,是設計技術研究的重點內容之一。對于高速數字電路而言,需要大量的低電壓元器件的應用,以更好地確保設計的需求。但是,低壓元器件的應用,帶來了一個問題,即電源穩定性受到一定的影響,造成電源設計問題的出現。因此,在實際的設計過程中,需要對高速數字電路電源設計作充分的考慮。在電源設計中“,電源完整性”是主要的關鍵因素,是指電源波形的質量。這一因素的影響主要表現為:
(1)瞬間電流產生過大,即在高速開關狀態下,線路器件極易產生過大的瞬間電流;
(2)信號回路阻抗變大,即在電路之中,過多的電感以至于回路阻抗變大,進而產生一定影響。因此,在高速數字電路電源的設計中,最為理想的狀態的設計就是在高速數字電路電源系統中,并不存在所謂的“阻抗”。這樣一來,不僅不存在阻抗所帶來的損耗,而且確保了系統中各電位的恒定,當然,在實際之中,理想狀態的設計是不存在,電源系統所形成的干擾噪聲,對高速數字電路系統的運行造成較大影響。于是乎,電路設計應對電源的電阻及電感做充分的設計考慮,提高高速數字電路設計的有效性。
2結語
1.1 信號線間距離的影響
計算機高速數字電路設計技術的發展是電子設計領域一次新的突破，對計算機電子技術的發展有著極大的作用。但是，在現階段計算機高速數字電路設計技術中卻存在一定的問題。例如，信號線間距離對計算機高速數字電路設計的影響，一般情況下，信號線間的距離會隨著印刷版電路密集度的增大而變化，越來越狹小，而在這個過程中，也會導致信號之間的電磁耦合增大，這樣就不會對其進行忽略處理，會引發信號間的串擾現象，而且隨著時間的推移會越來越嚴重。
1.2 阻抗不匹配的問題
阻抗是信號傳輸線上的關鍵因素，而在現階段計算機高速數字電路設計的過程中，卻存在信號傳輸位置上的阻抗不相匹配的現象，這樣極易引發反射噪聲，而反射噪聲將會對信號造成一定的破壞，使得信號的完整性受到極高速數字電路設計是電子技術行業發展的重要結晶，通過多個電子元件組成，更是將電子技術發揮的淋漓盡致，而且，計算機高速數字電路技術的應用也極為廣泛。但是，在實際的應用中，計算機高速數字電路設計技術卻受到一些因素的影響，例如，信號線間距離的影響、阻抗不匹配的問題、電源平面間電阻和電感的影響等，都會對計算機高速數字電路技術的運行效率產生影響，要提升計算機高速數字技術的應用效率，必須解決這些影響因素，對此，本文主要對計算機高速數字電路設計技術進行研究。摘要大的影響。
1.3 電源平面間電阻和電感的影響
計算機高速數字化電路設計技術是根據實際的情況，利用先進的電子技術設計而成，在諸多領域都得到廣泛的應用?，F階段計算機高速數字電路設計中，由于電源平面間存在電阻和電感，使得大量電路輸出同時動作時，就會使整個電路產生較大的瞬態電流，這將會對極端級高速數字電路地線以及電源線上的電壓造成極大的影響，甚至會產生波動的現象。
2計算機高速數字電路技術的研究分析
2.1 合理設計，確保計算機高速數字電路信號的完整性
通過以上的分析得知，現階段計算機高速數字電路設計技術中，由于受到阻抗不匹配的影響，對電路信號的完整性也造成一定的影響，因此，要對計算機高速數字電路技術進行合理的設計，確保計算機高速數字電路信號的完整性。主要分為兩方面研究，一方面是對不同電路之間電路信號網的傳輸信號干擾情況進行研究，也就是以上所提到的反射和干擾的問題，而另一方面，要對不同信號在傳輸的過程中，對電路信號網產生的干擾情況進行分析。計算機高速數字電路在運行的過程中，會受到阻抗不相匹配的因素而影響到電路信號的傳輸效率，而且，現階段計算機高速數字電路運行的過程中，阻抗很難控制，經常會出現阻抗過大或過小的現象，都會對電路信號傳播的波形產生一定的干擾，從而對計算機高速電路傳輸信號的完整性產生直接的影響。為了避免這類情況的發生，要對計算機高速數字電路設計技術展開研究，從正常理論來看，高速數字電路設計難以使電路與臨街阻抗的狀態相互符合，可以對計算機高速數字電路設計技術進行改進，保持系統處于過阻抗狀態，這樣就能保證計算機高速數字電路設計不會受到阻抗不等的狀態而影響到計算機高速數字電路信息傳輸的完整性。
2.2 對高速數字電路電源進行合理設計
電源是計算機高速數字電路技術的重要組成元件，通過以上的分析得知，計算機高速數字電路設計中，由于受到電源平面間電阻和電感的影響，使得電源運行過程中會出現過電壓的故障，也就是電源的波形質量受到影響，嚴重影響到計算機高速數字電路運行的可靠性。從理論上來看，如果高速數字電路設計中，電源系統中不存在阻抗的話是電路設計最理想的狀態，這樣整個信號的回路也不會存在阻抗耗損的問題，系統中的各個點的點位就會保持恒定的狀態。但是，在實際中卻不會存在這種理想狀態，計算機高速數字電路系統運行的過程中，就必須要考慮到電源的電阻和電感因素，而要減少電源面的電阻和電感對電源系統的影響，就必須對其采取降低的處理措施。從當今計算機高速數字電路系統電源材質的分析了解到，電路系統中大多數都是采用大面積銅質材料，如果結合電源系統要求來分析的話，這些材料遠遠達不到計算機高速數字電路電源的標準要求，這樣在系統正常運行的過程中勢必會受到一定的影響，對此，要將所有影響因素進行綜合性的考慮和研究，可以采用樓電容應用到電路中，這樣可以有效的避免或降低電源面電阻和電感對系統的影響，從而有效的提高計算機高速數字電路系統運行的可靠性。
3總結
電子技術的發展，推動各行各業的發展，應用廣泛———廣播通信、網絡、航空航天、工業、交通、醫學、消費類電子領域都離不開電子技術。眾所周知的北京2008年奧運會的水立方建筑運用50萬顆LED燈構成世界上最大的半導體照明工程。學習電子技術基礎是適應時展之必須。高職教育不同于普通高等教育，它的專業設置和課程設置指導思想都是以服務為宗旨，以就業為導向。針對區域經濟發展的要求，我們進行了廣泛的市場調研，重點調研了長三角地區高職畢業生的主要就業崗位，需要具備的職業能力及從業資格證書等問題，應用電子專業的就業崗位主要有：電子產品維修工，電子產品裝配工，電子產品調試員，電子產品工藝員。通過崗位的典型工作任務，職業能力分析，歸納出職業行動領域，然后根據我系的實際教學條件，實訓條件，將職業行動領域轉化為學習領域，構建了《電路與模擬電子技術》這門課程。同時，我們制定了課程標準。
2電路與模擬電子技術課程目標
本課程的總體目標是：通過對電路原理、常用電子元器件、模擬電路及其系統的分析和設計的學習，使學生獲得電路與模擬電子技術方面的基礎知識、基礎理論和基本技能，為深入學習電子技術及其在專業中的應用打下基礎。其中包括：（1）知識目標：掌握電路基本概念、基本分析和計算方法；會計算電路主要參數；掌握電路波形圖畫法、建立電路模型的方法；會判斷器件類型、電路工作狀態；（2）能力目標：培養學生正確使用常用儀表的能力；培養學生正確選擇元器件的能力；培養學生檢索與閱讀各種電子手冊及資料的能力；培養學生識讀與分析電路的能力；培養學生安裝和焊接電路的能力；培養學生電路測試方案的設計能力和對測試數據的分析能力；培養學生排除電路故障的能力；培養學生進行簡單電路設計的能力；（3）情感目標：通過趣味案例激發學生好奇心和學習興趣；通過學習情境挖掘學生的求知欲和創造欲，樹立學生自信心。
3電路與模擬電子技術課程設計
本門課程設計的理念是：以學生職業能力的培養為最根本的出發點，理論學習以必須，夠用為度,同時進行課證融合。在課程的教學過程中采用多種教學方法和手段：傳統的教學法、直觀教學法、探究法、啟發式教學和多媒體教學手段。
4電路與模擬電子技術課程實施
在課程的實施過程中教師首先進行了學情分析：高職院校的學生學習基礎普遍較差，學習能力欠缺，急于求成，缺乏持久性。雖然學生對電類專業課入門的學習具有一定的興趣，但這種興趣不夠穩定，需要教師創設適度的情境，適時地激發。所以在教學過程中，教師要力求做到將深奧的知識淺顯化，抽象的知識形象化。課程的重點難點是半導體器件，放大電路，負反饋。教師對重點、難點的處理方法有：（1）傳統的講解法；（2）直觀式教學；（3）配合flas演示；（4）通過萬用表測試加深理解；（5）創建學習情境。例如:在半導體器件的講解部分，可采用直觀式的教學法，帶領學生認識各種不同的二極管，三極管。對于三極管的講解，配合萬用表測試加深理解。下面以一次課實驗課———三極管電流放大特性為例，來說明課堂的教學組織。三極管的電流放大特性這節內容是深入模擬電子技術部分的第一道難關。學生只有深入到心里層面去理解了這節內容，才可以舉一反三去理解后續學習的電子元器件。教師采用基于工作過程“教、學、做”一體化的教學設計，把啟發式教學貫穿整個教學過程，通過探究實驗操作和多媒體仿真，把抽象的理論知識難度降低，達到突破難點，幫助學生化難為易，讓學生輕松愉快充滿信心地完成學習。
5考核方案
課程的考核方案根據學院教務處的要求，期中成績占30%，平時成績占30%，期末成績占40%。平時成績包括：課堂考核，課后作業，單元測驗。在學期結束前另有為期一周的教學實習，教師根據維修電工的考試內容結合實際情況申報，并由系部統一采購實習耗材。實習的考核分為：優———電路功能完全實現，性能優良，工藝精美。良———電路功能基本實現，性能優良。中———電路功能基本實現，性能不夠穩定。及格———在教師輔助制作下，電路功能基本實現。不及格———電路功能未實現且學習態度有問題。
6教學評價
課程的教學評價包括：校內督導評價，同行專家評價，教師自我評價，學生評價。
7課程特色及展望
關鍵詞：無線發射FSK射頻發射器nRF902
1概述
nRF902是一個單片發射器芯片，工作頻率范圍為862～870MHz的ISM頻帶。該發射器由完全集成的頻率合成器、功率放大器、晶體振蕩器和調制器組成。由于nRF902使用了晶體振蕩器和穩定的頻率合成器，因此，頻率漂移很低，完全比得上基于SAW諧振器的解決方案。nRF902的輸出功率和頻偏可通過外接電阻進行編程。電源電壓范圍為2.4～3.6V，輸出功率為10dBm，電流消耗僅9mA。待機模式時的電源電流僅為10nA。采用FSK調制時的數據速率為50kbits/s。因此，該芯片適合于報警器、自動讀表、家庭自動化、遙控、無線數字通訊應用。
2引腳功能和結構原理
nRF902采用SIOC-8封裝，各引腳功能如表1所列。
表1nRF902的引腳功能
引腳端符號功能
1XTAL晶振連接端/PWR-UP控制
2REXT功率調節/時鐘模式/ASK調制器字輸入
3XO8基準時鐘輸出（時鐘頻率1/8）
4VDD電源電壓（+3V）
5DIN數字數據輸入
6ANT2天線端
7ANT1天線端
8VSS接地端（0V）
圖1所示是nRF902的內部結構，從圖中可以看出：該芯片內含頻率合成器、功率放大器、晶體振蕩器和調制器等電路。
通過nRF902的天線輸出端可將平衡的射頻信號輸出到天線，該引腳同時必須通過直流通道連接到電源VDD，電源VDD可通過射頻扼流圈或者環路天線的中心接入。ANT1/ANT2輸出端之間的負載阻抗為200～700Ω。如果需要10dBm的輸出功率，則應使用400Ω的負載阻抗。
調制可以通過牽引晶振的電容來完成。要達到規定的頻偏，晶振的特性應滿足：并聯諧振頻率fp應等于發射中心頻率除以64，并聯等效電容Co應小于7pF，晶振等效串聯電阻ESR應小于60Ω，全部負載電容，包括印制板電容CL均應小于10pF。由于頻率調制是通過牽引晶振的負載（內部的變容二極管）完成的，而外接電阻R4將改變變容二極管的電壓，因此，改變R4的值可以改變頻偏。
將偏置電阻R2從REXT端連接到電源端VDD對可輸出功率進行調節。nRF902的工作模式可通過表2所列方法進行設置。
表2nPF902的工作模式設置
引腳
工作模式XTALREXTXO8DIN
低功耗模式（睡眠模式）GND---
時鐘模式VDDGNDVDD-
ASK模式VDDASK數據VDD或者GNDVDD
FSK模式VDDVDDVDD或者GNDFSK數據
在FSK模式時，調制數據將從DIN端輸入，這是nRF902的標準工作模式。
ASK調制可通過控制REXT端來實現。當R2連接到VDD時，芯片發射載波。當R2連接到地時，芯片內部的功率放大器關斷。這兩個狀態可用ASK系統中的邏輯“1”和邏輯“0”來表示。在ASK模式，DIN端必須連接到VDD。
時鐘模式可應用于外接微控制器的情況，nRF902可以給微控制器提供時鐘。它可在XO8端輸出基準時鐘，XO8端輸出的時鐘信號頻率是晶振頻率的1/8。如晶振頻率為13.567MHz，則XO8輸出的時鐘信號頻率為1.695MHz。
在低功耗模式（睡眠模式），芯片的電流消耗僅10nA。在沒有數據發射時，芯片可工作在低功耗模式以延長電池的使用時間。電路從低功耗模式轉換到發射模式需要5ms的時間，從時鐘模式轉換到發射模式需要50μs的時間。
圖2nRF902的應用電路
關鍵詞：無線接收FSKASK頻率合成器TH71101
1概述
TH71101是雙超外差式結構的無線電接收芯片，工作在300～450MHzISM頻段，能與TH7107等芯片配套，實現ISM頻段無線模擬和數字信號傳輸；內部包含一個低噪聲放大器、雙混頻器、壓控振蕩器、PLL合成器、晶體振蕩器等電路。能接收模擬和數字FSK/FM/ASK信號。FSK數據速率可達40kb/s，ASK數據速率達80kb/s，FM帶寬15kHz；靈敏度111dBm。電源電壓2.5～5.5V,工作電流8.2mA，待機電流<100nA。適用于ISM（工業、科學和醫學）頻率范圍內的各種應用，如數據通信系統、無鑰匙進入系統、遙控遙測系統、安防系統等。
2芯片封裝與引腳功能
TH71101采用LQFP32封裝，各引腳功能如表1所列。
表1TH71101引腳功能
引腳號符號功能
1VEE地
2GAIN-LNA低噪聲放大器（LNA）增益控制
3OUT-LNALNA輸出，連接到外接的LC調諧回路
4IN-MIX1混頻器1（MIX1）輸入，單端阻抗約33Ω
5VEE地
6IF1P中頻1（IF1）集電極開路輸出
7IF1N中頻1（IF1）集電極開路輸出
8VCC電源輸入
9OUT-MIX2混頻器2（MIX2）輸出，輸出阻抗約330Ω
10VEE地
11IFA中頻放大器（IFA）輸入，輸入阻抗約2.2kΩ
12FBC1連接外接的中頻放大器反饋電容
13FBC2連接外接的中頻放大器反饋電容
14VCC電源輸入
15OUT-IFA中頻放大器輸出
16IN-DEM解調器（DEMOD）輸入
17VCC電源輸入
18OUT-OA運算放大器（OA）輸出
19OAN運算放大器（OA）負極輸入
20OAP運算放大器（OA）正極輸入
21RSSIRSSI輸出，輸出阻抗約36kΩ
22VEE地
23OUTPFSK/FM正輸出，輸出阻抗100300kΩ
24OUTNFSK/FM負輸出，輸出阻抗100300kΩ
25VEE地
26RO基準振蕩器輸入，外接晶體振蕩器和電容
27VCC電源輸入
28ENRX模式控制輸入
29LF充電泵輸出和壓控振蕩器1（VCO1）控制輸入
30VEE地
31IN-LNALNA輸入，單端阻抗約26Ω
32VCC電源輸入
3芯片內部結構與工作原理
TH71101內部結構框圖如圖1所示。芯片內包含低噪聲放大器（LNA）、兩級混頻器（MIX1、MIX2）、鎖相環合成器（PLLSynthesizer）、基準晶體振蕩器（RO）、充電泵（CP）、中頻放大器（IFA）、相頻檢波器（PFD）等電路。
LNA是一個高靈敏度接收射頻信號的共發、共基放大器。混頻器1（MIX1）將射頻信號下變頻到中頻1（IF1），混頻器2（MIX2）將中頻信號1下變頻到中斷信號2（IF2），中頻放大器（IFA）放大中頻信號2和限幅中頻信號并產生RSSI信號。相位重合解調器和混頻器3解調中頻信號。運算放大器（OA）進行數據限幅、濾波和ASK檢測。鎖相環合成器由壓控振蕩器（VCO1）、反饋式分頻器（DIV16和DIV2）、基準晶體振蕩器（RO）、相頻檢波器（PFD）、充電泵（CP）等電路組成，產生第1級和第2級本振信號LO1和LO2。
圖2FSK接收電路圖
使用TH71101接收器芯片可以組成不同的電路結構，以滿足不同的需求。對于FSK/FM接收，在相位重合解調器中使用IF諧振回路。諧振回路可由陶瓷諧振器或者LC諧振回路組成。對于ASK結構，RSSI信號饋送到ASK檢波器，ASK檢波器由OA組成。
圖3ASK接收電路
TH71101采用兩級下變頻。MIX1和MIX2由芯片內部的本振信號LO1和LO2驅動，與射頻前端濾波器共同實現一個高的鏡像抑制，如表2和表3所列。有效的射頻前端濾波是在LNA的前端使用SAW、陶瓷或者LC濾波器，在LNA的輸出使用LC濾波器。
表2基準頻率fREF、本振頻率fL0、中頻fIF與FRF鏡像抑制關系
注入類型低端高端
fREF（fRF-fIF）/16fRF+fIF/16
fLO16·fREF16·fREF
fIFfRF-fLOfLO-fRF
fRFimagefRF-2fIFfRF+2fIF
表3在fIF=10.7MHz時，基準頻率fREF、本振頻率fL0與fRF鏡像抑制的關系
參數fRF=315MHzfRF=315MHzfRF=433.6MHzfRF=433.6MHz
低高低高
fREF/MHz19.0187520.3562526.4312527.76875
fLO/MHz304.3325.7422.9444.3
fRFimage/MHz293.6336.4412.2455.0
4應用電路設計
論文摘要：結合高職院校數字電路實驗教學現狀，以培養學生的電子設計能力、實踐能力與創新能力為目標，對數字電路設計性實驗進行了研究，提出了構建實驗課程體系、加強實驗教師隊伍建設、完善實驗考核機制等措施，取得了良好的教學效果。
隨著高職院校實驗教學改革的深人，實驗教學已成為高職院校教學工作的重要組成部分。實驗教學已從過去單純的驗證性實驗逐步深人到綜合性、設計性實驗，從利用實驗來加深對已學理論知識的理解，深人到將實驗作為學生學習新知識、新技術、新器件，培養學生實踐能力、創新能力的重要目的仁‘〕。
1高職院校實驗教學存在的問題
數字電路實驗是高職院校電子信息類、機電類專業必修的實踐性技術基礎課程，對培養學生的綜合素質、創新能力具有重要的地位。在傳統的實驗教學中，數字電路實驗教學多以驗證性實驗為主，并按實驗指導書的實驗步驟去完成實驗，這種實驗教學模式禁錮了學生的創新思維，失去了“實驗”真正的含義，培養出來的學生實踐技能差，無法達到高職教育人才培養的要求〔2)0
2開設數字電路設計性實驗采取的措施
通過多年來的實驗教學改革實踐，證明了開設設計性實驗有利于鞏固課堂所學的理論知識;有利于提高學生電子系統設計能力、綜合素質、創新能力[’]。2005年我校電子技術實驗教學中心(以下簡稱中心)以“加強基礎訓練，培養能力，注重創新”為指導思想，在面向各類專業的數字電路實驗教學中，開設了以學生為主、教師為輔的數字電路設計性實驗教學，取得了良好的教學效果。
2. 1構建實驗教學課程體系
數字電路設計性實驗是一種較高層次的實驗教學，是結合數字電路課程和其它學科知識進行電路設計，培養學生電子系統設計能力、創新能力的有效途徑，具有綜合性、創新性及探索性[[4]。數字電路設計性實驗是學生根據教師給定的實驗任務和實驗條件，自行查閱文獻、設計方案、電路安裝等，激發學生的創新思維。設計性實驗的實施過程，如圖1所示。
為了提高學生的電子設計能力和創新能力，中心根據高職教育教學特點與規律，構建了基礎型、提高型、創新型三個遞進層次的數字電路設計性實驗課程體系。三個實訓模塊的內容堅持以“加強基礎型設計性實驗，培養學生的電子設計能力、創新意識”為主線，由單元電路設計到系統電路設計，循序漸進，三年不斷線，為不同基礎、不同層次的學生逐步提高電子設計能力、創新能力的空間，如圖2所示。
基礎型設計性實驗是課程中所安排的教學實驗，學生在完成了驗證性、綜合性實驗以后，具有了一定的實驗技能，結合數字電路的基本原理設計一些比較簡單的單元電路，學生按照教師給出的實驗要求根據實驗室所擁有的儀器設備、元器件，從實驗原理來確定實驗方法、設計實驗電路等，且在規定的實驗學時內完成實驗。如表1所示。這一階段主要是讓學生熟悉門電路邏輯功能及應用，掌握組合邏輯電路、時序電路的設計方法，培養學生的設計意識、查閱文獻等能力。
提高型設計性實驗對高職院校來說，可認為是數字電路課程設計。它體現了學生對綜合知識的掌握和運用，課題內容是運用多門課程的知識及實驗技能來設計比較復雜的系統電路，如表2所示。整個教學過程可分10單元，每個單元為4學時，每小組為一個課題。學生根據教師提供的設計題目確定課題，查閱文獻、設計電路、電路仿真、電路安裝調試、撰寫課程設計報告等，完成從電路設計到制作、成品的全部實踐過程。通過這一階段的訓練，學生的軟硬件設計能力進一步提高，報告撰寫趨于成熟，善于接受新器件，團隊協作趨于成熟。
創新型設計性實驗主要為理論基礎知識扎實、實驗技能熟練的優秀學生選做，為“開放式”教學，實驗內容主要是結合專業的科研項目、工程實際及全國或省級電子設計競賽的課題。通過創新型設計性實驗，強化學生電子系統設計能力，充分發揮學生的潛能，全面提高學生的電子系統設計能力、創新能力，為參加大學生電子設計競賽奠定堅實的基礎。
數字電路設計性實驗課程體系將數字電路基本原理、模擬電路、eda技術等多門課程知識點融合在一起，從單元電路設計到系統電路設計，深化了“系統”概念的意識。在每一輪設計性實驗結束后進行總結，開展學生問卷調查，對設計性實驗的教學方法、手段等進行全面評估，從而了解設計性實驗教學的效果。在實驗過程中，實驗教師鼓勵學生從不同角度去分析，大膽創新，設計不同的方案。
2. 2加強實驗教師隊伍的建設
近年來，中心依托省級精品課程“數字電路與邏輯設計基礎”、省級應用電子技術精品專業建設，合理規劃，制定了實驗教師隊伍培養計劃;專業教師定期到企業培訓;專職實驗教師參加實驗教學改革研討和對新知識、新技術的培訓;同時制定優惠政策，吸引企業中具有豐富實踐經驗的工程師、技師到實訓基地擔任實驗教師tb}，形成一支能培養高素質技能型人才、能跟蹤電子信息技術發展、勇于創新并積極承擔教學改革項目的專兼職結合的實驗教師隊伍，實現了實驗教師隊伍的整體優化。
2. 3開放實驗室
為了保證設計性實驗教學的有效實施，中心實行時間和內容兩方面開放的教學方法。學生除了要完成教學計劃內指定實驗外，還可以根據自己的專業和興趣，選擇規定以外的實驗項目。為了提高設計性實驗的教學效果，學校制定了系列激勵政策，調動了實驗教師及學生的積極性。
2. 4建設創新實訓室
為了培養學生的電子設計能力、創新能力，給優秀學生營造良好的自主學習環境，提供展現創新設計的舞臺，中心先后投人了30多萬元，更新了實驗儀器設備，建設了一個軟件環境優良、硬件條件先進的創新實訓室。該實訓室配置了計算機、函數信號發生器、頻率計、掃頻儀、數字存儲示波器、單片機系統設計實驗開發系統、打孔機、制版機等儀器設備〔7〕。
2. 5完善實驗考核機制
對于數字電路設計性實驗的考核，不能僅靠一份實驗報告或作品來評定成績，要關注設計方案的可行性、實驗過程中學生的操作能力、創新能力等方面。如以100分計，分別從實驗設計方案(20分)、實驗方案的實施和完善(40分)、設計的創新性(20分)、實驗報告或論文、成品(20分)幾個環節來評定學生的實驗成績。為了激勵優秀學生，激發創新欲望，中心建立了“創新設計性實驗優秀論文、作品評獎制度”，對經專業教師評審選出的優秀論文、創新作品的學生給予表彰、獎勵。
