時間：2022-02-28 15:10:54
序論：在您撰寫電路設計論文時，參考他人的優秀作品可以開闊視野，小編為您整理的7篇范文，希望這些建議能夠激發您的創作熱情，引導您走向新的創作高度。
1.1電路振蕩原理介紹弛豫振蕩器電路如圖1所示。假設節點Vswitch和Clock＿out輸出是低電平，那么N4處于關閉狀態，由P4和N5組成的反相器給電容C1充電，使節點Vramp電壓升高。同時，N1的源極電位也成比例升高，也就是節點VR1電位升高，并產生了一個流過電阻R1的電流IR1，該電流同樣流過N1。隨著電流IR1的升高，由于恒流源P1的電流是一定值，造成流過N3的電流減少。N3將柵極和漏極短接，將流過的電流轉換成電壓。將N3設置工作在亞閾值區，則N3漏極電流與柵極及漏極電壓的關系可以由亞閾值區電流公式決定［8］。隨著電流的減少，N3的柵極和漏極電位降低，導致N2管關閉，電流源P2對節點Vswitch充電，并使其升至高電平。此時，電路達到另一個輸出狀態，緩沖器輸出Clock＿out變成高電平，N4管導通，將節點VR1瞬間下拉，UR1為0。由于此時N5，N6不能將節點Vramp的電荷立即全部泄放，所以N1的柵極電位還很高，N1的VGS達到最大值，由P1產生的恒定電流全部流過N1，N4支路。N5，N6以恒定速度對電容C1放電，Vramp線性下降，電路處于穩定狀態。隨著N1的VGS的下降，流過其電流減小，流過N3的電流增加，使N3的柵極和漏極電位升高。當Vcompare升高到打開N2時，Vswitch降低到0V電位，電路達到另一個輸出狀態，Clock＿out跳變成低電位，完成循環。
1.2影響振蕩器輸出頻率的因素標簽工作的環境溫度具有較大的變化范圍，可能從負幾十攝氏度到近一百攝氏度。根據第2．1節的推導，振蕩器輸出周期由電容和電阻決定。由于電容和電阻易受溫度影響，尤其是CMOS工藝的電阻溫度系數一般較大，因此，在設計電路時需考慮電容和電阻隨溫度的變化。參考文獻［9，10］中所提及的溫度補償方法可以在理論上完全消除溫度變化對輸出的影響，達到由電阻和電容隨溫度偏移造成的頻率溫漂為0。但是，通常情況下，MOS管的工作特性會隨溫度變化，所以，在電路設計時，電阻的選擇需綜合考慮。標簽芯片在向閱讀器發送數據進行反向散射調制時，會在一段時間內接收不到電磁能量，時長從1μs到37．5μs。不同的無能量時段長度對芯片造成的影響不同，小到幾個微秒的斷電不會使電源管理模塊提供給振蕩器的電壓源VDD發生波動。但是，最大37．5μs的斷電時長則會造成振蕩器工作電壓VDD的下降，當標簽再次獲得能量時，振蕩器工作電壓恢復正常，造成電源電壓抖動。同時，振蕩器所用偏置電流也會發生波動。根據ISO／IEC18000－6C協議，通信過程中標簽解碼以及反向散射編碼對時鐘精度要求較嚴格，而RFID系統的基帶數字部分可通過采用相對比值解碼和區間分段分頻控制方法對反向編碼的通信速率進行控制，解決對基帶時鐘精度要求嚴格的問題。如前文所述，控制好溫度等因素對電容值和電阻值的影響，即可解決振蕩器輸出頻率不準的問題。換言之，輸出頻率可以偏離理想值，且在變化范圍較小情況下，數字基帶仍然可以正常工作。但是在設計模擬前端時，應當盡量減小振蕩器的輸出偏差。
2仿真結果及說明
采用SMIC0．18μmCMOS工藝模型，使用Cadence工具對電路進行設計，并采用Spectre仿真器模擬電路性能。仿真中，在理想電壓源為1V，理想偏置電流為100nA，室溫為25℃時，電源上電時間為5μs，瞬態仿真時長為300μs。振蕩器頻率為1．925MHz，功耗為0．9μW。圖2所示為理想條件下的仿真輸出波形和對其進行freq函數處理后的頻率曲線，輸出是穩定的周期方波，頻率為1．925MHz。
2.1輸出頻率隨溫度的變化標簽芯片需在寬范圍環境溫度下工作。圖3所示為在理想電源電壓和電流基準下電路輸出頻率隨溫度的變化曲線。
2.2頻率隨電源電壓的變化由于工藝角的影響，電源管理模塊輸出給振蕩器工作的電壓源VDD可能會產生一些偏差，不是理想的1V。當標簽芯片距離閱讀器較遠時，芯片獲得能量較少，也可能出現VDD偏低的情況。圖4給出了在室溫下，偏置電流無偏移時，振蕩器輸出頻率隨電源電壓變化的曲線。可以看出，VDD低于0．95V時，輸出頻率隨VDD降低快速升高，VDD＝0．75V時，輸出頻率為1．978MHz；VDD＝0．95V時，輸出頻率出現最小值，為1．923MHz；VDD超過0．95V時，輸出頻率呈上升趨勢，當VDD到達1．3V時，輸出頻率達到1．941MHz。該條件下，振蕩器在0．75～1．3V電源電壓下偏離理想頻率小于3％。
2.3頻率隨輸入偏置電流的變化與電壓產生偏移的原因一樣，偏置電流也會產生一定的偏移而影響振蕩器的輸出頻率。圖5給出了輸出頻率隨偏置電流變化的曲線。仿真結果顯示，偏置電流減少到90nA時，輸出頻偏小于目標3％以上；偏置電流增大到110nA時，輸出頻偏接近3％。
2.4電源電壓與偏置電流紋波對輸出頻率的影響反向調制造成標簽芯片接收不到能量的最大時間長度為37．5μs，這會使電源管理模塊提供給振蕩器的電壓源和電流源產生相同頻率的紋波，而輸出頻率的波動對數字基帶的影響要大于穩定的頻率偏差所帶來的影響。當電壓源降低100mV，偏置電流降低10nA時，得到了如圖6所示的振蕩器輸出頻率波動波形。圖6中，輸出頻率的波谷是在電源電壓和偏置電流都降低10％時產生的，最小值是1．864MHz；波形的最大值是1．926MHz，是電源電壓和輸入電流正常時的輸出頻率。此時，輸出頻率的相對誤差為1．64％。
2.5仿真結果說明采用溫度補償方法只是將電阻和電容的溫度特性考慮在內，但并沒有綜合考慮受溫度影響的MOS管的工作特性。圖3中顯示曲線的頻率隨溫度變化很小，滿足標簽芯片在不同溫度下工作的要求。振蕩器采用弛豫結構的目的之一是盡量避免電源電壓值對振蕩頻率的影響，圖4中的結果顯示，該振蕩器允許VDD從0．75V到1．3V變化。VDD小于0．75V時，頻率明顯增加，主要是P2產生的電流對節點Vswitch充電時Vswitch的電壓變化幅度減小，導致充電過程縮短、電路循環周期變短、頻率增加。為了滿足低功耗要求，電路中各條支路的電流都設置得較小，因此，在偏置電流變化時，由P1，P2，P3產生的電流對各個節點的充電過程會明顯變化。電流變大時，充電過程加快；電流變小時，充電過程變長。在低功耗時，偏置電流的影響大于工作電壓。工作電壓和偏置電流的波動和它們發生穩定偏移對輸出頻率的影響是不同的。由于此系統中數字基帶可以處理時鐘頻率小偏移所產生的問題，但是不能處理時鐘波動引發的誤差，所以，振蕩器對輸出頻率的波動要求很嚴格。在本文3．4小節所提到的條件下，該弛豫振蕩器輸出頻率的相對波動很小，小于系統要求的2．5％。
在學生愿意主動來到課堂學習的前提下，吸引學生的學習興趣更為重要。為了可以讓學生興趣盎然地參與到教學過程中來，教師在能講述知識的前提下，還要能激發學生的學習動機，喚起學生的求知欲望。在這方面，教師可以結合實際應用，講述一些射頻集成電路在日常生活中的應用。比如，美國半導體產業協會（SIA）總裁兼執行長BrianToohey曾指出：“從物聯網、智能汽車、智能家居等市場都可以看出，半導體普遍出現在每一種產品類型中，而且正變得無處不在?！眱H僅在我們每天使用的智能手機中就包含RF收發器、功率放大器、天線開關模塊、前端模塊、雙工器、濾波器及合成器等關鍵射頻元件。而且有報告指出，2011年這些射頻器件的市場規模為36億美元，預計2011~2015年的年復合增長率為5.6%，到2016年主要的射頻器件市場將達47億美元。此外，目前應用比較廣泛的WiFi及物聯網都與射頻集成電路有著密切的關系。這些切實應用由于與學生的生活以及將來的就業息息相關，因此，相關內容的講述能夠有效地激發學生的學習熱情。
二、如何讓學生成為課堂的主人
“以教師為中心”“以灌輸為主要形式”的傳統教學方式已經無法適應新時代的需求。如果教師僅根據教材對內容進行枯燥的講解，無法抓住學生的注意力，學生很容易溜號，影響課堂教學質量。因此可以通過引進研究型教學模式、師生互動來活躍課堂氣氛。所謂“研究型教學模式”即將教師由知識的傳授者轉變為學習的指導者，將學生由被動的學習轉變為主動的學習。如何使學生成為課堂的主人，在教學實踐中發現培養學生的問題意識是課堂教學的有效手段，教師可以通過創設開放的問題情景，引導學生進入主動探求知識的過程，使學生圍繞某類主體調查搜索、加工、處理應用相關信息，回答或解決現實問題。比如，以射頻技術在物聯網中的應用為開放課題，學生通過查資料，分析整理，更深刻體會了射頻技術在智能家居、交通物流、兒童防盜等方面的應用，使學生在學習過程中主動把“自我”融入到課程中，敢于承擔責任，善于解決問題。
三、讓學生走上講臺
學生是課堂的主人，因此，可以改變以往教師在講臺上講、學生坐在下面聽的傳統教學模式。讓學生走上講臺可以將傳統的講授方式轉換為專題研討的教學模式。教師可以提前布置專題內容，如射頻器件模型、射頻電路設計、射頻技術發展、射頻技術的應用及未來發展趨勢等。有個專題內容作為核心，學生可以在老師的指導下通過檢索資料，組織分析資料，最終走上講臺向老師和其他學生講述相關的內容。通過幾年的實踐，發現這樣可以增加學生學習的主動性和自覺性、同時也能使學生對相關的問題發表各自的觀點，形成對問題各抒己見、取長補短的研討學習方式，大大拓寬學生的知識面以及綜合表述能力。
四、通過實踐教學加深理解理論教學內容
理論教學是掌握一門技術的基礎，但實踐教學也是必不可少的。學生在掌握一定的基礎理論的同時，須要通過設計實踐來強化鞏固。實踐教學的引入，不僅能夠加深學生對理論知識的深入理解，洞悉細節，提高學生的動手能力，還可以培養學生創新思維及科研能力。因此，教師可以通過設置幾個開放的課程設計內容來讓學生主動研究探索。在本課程的教學中，本人已經有計劃地進行了實踐教學活動，例如，在實踐教學中，曾經給學生布置了“用于GPS的低噪放電路設計”的實踐設計。在該設計過程中，學生須要深入理解多方面知識，比如明確GPS的頻段、確定低噪放的電路結構，并有效評估電路性能等。為了課程設計的順利進行，學生須要進行查閱分析資料、軟件安裝、軟件學習、電路設計、課程論文撰寫等幾個環節的分析設計工作，并最終在實踐中系統深刻地理解掌握課程的理論內容，為以后的工作及深造打下堅實的基礎。
五、鼓勵學生參與科研項目
采用介電潤濕機理操控微液滴技術，系統的功耗極低，因此微液滴操控電路的設計對電流無要求；但考慮電流過大會導致介電層被擊穿發生電解以及加劇微液滴的蒸發，所以要求控制電路輸出電流應盡量小。由Young－Lippman方程可知，微液滴接觸角的余弦值與外加電壓的平方成正比［7］，為了使接觸角大范圍內連續變化，要求電壓幅值大范圍可調；另外，微液滴輸運與分離所需電壓幅值相差很大，也要求電壓幅值大范圍可調［8］。根據項目需求，使用的數字微流控芯片包含128個驅動電極，每個電極最高承受電壓為200V。因此，設計的驅動電路需要滿足以下指標：1）電路由單一5V2A直流電源供電，輸出有128路，每路可獨立輸出方波。2）每路輸出電壓幅值為0～200V，頻率為10～1000Hz，電壓幅值和頻率均可調，并且輸出電壓精度為±0．5V。3）人機界面采用計算機控制，并與驅動電路使用USB2．0接口通信，計算機向驅動電路發送各路輸出電壓幅值和頻率信息。
2設計方案
2.1總體方案根據系統要求，所設計的驅動電路應具有將5V電壓升至200V的能力，實踐中常采用拓撲結構為DC－DC升壓變換器的電路以實現升壓［9－10］，但對于復雜的數字微流控系統采用該方式會導致驅動電路的體積過于龐大。為縮小電路體積以節省實驗空間，提出了使用集成芯片搭建的高度集成化驅動電路，電路結構如圖3所示。計算機通過由軟件LabVIEW搭建的窗口界面向驅動電路中的單片機發送128路方波輸出的電壓幅度和頻率信息，單片機對計算機發送的指令進行解析，然后以特定時間間隔向32通道D／A芯片發送相應的方波電壓信息，進而實現指定頻率和幅度的方波輸出。
2.2單片機設計的電路中所使用的單片機為PIC24H，該系列單片機是美國微芯科技公司推出的十六位精簡指令集微控制器，具有高速度、低工作電壓、低功耗等特點，以及較大的輸出驅動能力和較強的計算能力。PIC24H的主要任務為：接收由計算機輸入的電壓幅值與頻率信息，根據頻率計算出方波周期，然后每半個周期時間向D／A芯片分別發送輸出方波最大和最小電壓幅值指令，進而實現特定電壓幅值和頻率的方波輸出。電路連接時，將USB芯片輸出端口D0～D7，以及RD、WR、TXE和RXF分別與單片機任意I／O口相連接，實現從USB芯片并行I／O接口的數據讀?。粚／A芯片輸入端口SCLK、DIN、SYNC分別與單片機其他空余I／O口相連接，實現單片機對D／A芯片輸出的控制，電路連接原理框圖如圖4所示。驅動電路使用USB接口芯片可實現完成USB串行總線和8位并行FIFO接口之間的相互協議轉換。其優點在于，對于開發者只需熟悉單片機編程及簡單的VC編程，而無需考慮固件設計以及驅動程序的編寫，從而能大大縮短USB外設產品的開發周期。
2.3USB接口芯片的設計驅動電路中的USB接口芯片選用FT245R，該芯片是由FTDI公司推出的第二代USB接口芯片，與其他芯片相比，應用FT245R芯片進行USB外設開發，只需熟悉單片機編程及簡單的VC編程，而無需考慮固件設計以及驅動程序的編寫，從而能大大縮短USB外設產品的開發周期。此外，FT245R支持USB2．0規范，滿足項目需求。FT245R芯片可實現USB接口與并行I／O接口之間數據的傳輸。USB收發器從計算機接受USB串行數據后，由串行接口引擎將數據轉換成并行數據，儲存在FIFO接收緩沖區，當讀取信號為低時，就將接收緩沖區的數據送到并行輸出數據線上?？紤]電磁兼容性設計，在USB接口的電源端連接一個磁珠，以減少設備的噪聲和USB電纜輻射對芯片產生的電磁干擾。
2.4D／A的配置及電源設計電路中使用的32通道D／A芯片最高輸出電壓為200V，精度為14bit，滿足每路輸出電壓幅值和精度的要求。電路的128通道輸出可由4片A／D芯片實現。A／D芯片的輸出電壓由單片機控制，由于單片機PIC24H與A／D芯片都支持SPI協議，因此本電路使用SPI接口傳輸完成單片機和A／D之間的通信。A／D芯片要實現0～200V范圍內的電壓輸出，需要配置－5V、4．096V、5V和200V，而電路只有5V直流供電，因此需將5V轉換為－5V、4．096V和200V。設計的電路中分別選用相應的升壓芯片完成電壓的轉換。
3電路制作
根據上述設計方案，選取合適的芯片，制作完成該驅動電路，電路如圖5所示。向該電路輸入相應的輸出電壓指令，測得在0～180V的范圍內，實際輸出電壓和期望輸入電壓之間的誤差基本小于0．1V，滿足設計要求。所設計的電路在15V、50V、75V、125V、175V這5個采樣點上相應的輸入－輸出數據如表1所示。在0～180V的輸出范圍內，等間隔的選擇180個點，獲得輸入指令和輸出電壓之間的關系曲線如圖6所示，電路的輸出電壓在0～200V范圍內均與輸入電壓指令相符。實驗中的數字微流控芯片需要實現對液滴的基本操作，其方法為對液滴移動路線上的電極依次通電，所加電壓為交流電壓。交流電壓可以通過在指定時刻對D／A芯片輸入相關輸出電壓信息，從而獲得所需交流電壓輸出。經過實驗驗證，所制作的電路可以實現對數字微流控芯片上液滴的控制。液滴移動如圖7所示。
4結論
電路設計尤其是超聲波信號的收發處理采用諸如TX734激勵電路、MAX2038回波放大處理電路等專用IC效果固然理想，但考慮到研發專用設備僅需小批量試制的因素，故在電路方案選型設計時遵循簡單實用、器件易于采購的原則，盡量選用通用元器件實現，系統電路主要由超聲波發射激勵和電源變換單元、超聲波回波信號處理單元、時間差測量單元、單片機控制和數據處理單元組成。排版布線亦盡量參照IC生產廠商的DEMO方案，采用貼片元件的雙面PCB設計制作，以提高樣機研發的一次性成功率。
1.1超聲波收發電路由于檢測裝置工作于井下，井口只為其提供了一路＋24V直流電源，各單元電路的工作電源需要依靠DC／DC變換電路獲得?？刂葡到y和信號處理系統使用的＋5V和±12V電源由LM2596－5．0承擔，其主路輸出＋5V／2A電源供單片機等數字系統使用，將其儲能電感改用5026－47μH環形功率電感，并在其上增加兩個輔助繞組，經整流、濾波和LM78（79）L12三端穩壓IC后產生±12V／0．1A直流電源供信號處理系統使用；超聲波發射采用了高壓脈沖激勵方式，＋200～300V激勵電壓由＋24V供電電壓經簡單的Boost升壓電路獲得，利用單片機送來的1ms周期、5μs脈寬脈沖信號控制MOSFET開關管實現對超聲波發射探頭的激勵，儲能電感選用TDK－NL565050T－822J－PF（8．2mH）貼片電感，NMOS開關管選用2N60即可。超聲波激勵及電源變換電路如圖2所示。經實測，激勵脈沖會在接收探頭中產生一個較大的諧振頻率為5MHz、大約5個周期的串擾信號，為此，接收電路設計了一個對發射激勵脈沖延遲6μs、持續30μs的使能控制信號，控制接收放大處理電路僅在使能信號有效期間實現回波信號的放大和輸出，使之能夠在鋼管內壁和外壁反射的一次、二次回波信號到來之前有效地消除激勵脈沖串擾的影響，使能控制信號時序關系見圖3。檢測裝置中用于時間差測量的TDC－GP2的典型應用是作為超聲波流量計、激光測距儀的時間間隔測量、頻率和相位信號分析等高精度測試領域。在這些應用中輸入信號一般都較強，經簡單處理后即可作為TDC－GP2的START、STOP控制信號使用，而該檢測裝置的超聲波回波信號尤其是多次反射回波信號非常微弱且雜波較大（實測回波信號大約在mV數量級），必須經高增益寬帶放大器放大和濾波、檢波、整形處理后才能勝任。寬帶放大器由AD604承擔，可獲得6～54dB的增益并可由VGN端電壓連續控制，可較好地滿足超聲波回波信號高速高增益放大的要求［2］?？紤]到僅需將回波信號放大處理后形成STOP控制脈沖即可，故電路僅利用可調電阻對2．5V基準電壓（由TL431產生）分壓獲得的VGN電壓進行增益設定，但設計電路亦有預留接口可用于接受經單片機和DAC輸出的AGC控制電壓，實現增益的閉環控制。AD604前級放大電路如圖4所示。帶通濾波器選用由MAX4104構成，設計中心頻率為5MHz，帶寬約為1MHz；鉗位和檢波由AD8036完成，具有卓越的鉗位性能和精度高、恢復時間短、非線性范圍小、頻帶寬的特點；檢波輸出信號的整形處理由MAX9141負責，這是一款具有鎖存使能和器件關斷功能的高速比較器，具有高速、低功耗、高抗共模能力和滿擺幅輸入特性等，回波信號經其整形處理后可獲得理想的脈沖前沿，并便于與TTL邏輯電平接口，還可以方便地實現回波信號輸出的使能控制。信號調理電路如圖5所示。
1.2時間差測量電路回波信號時差測量選用了德國ACAM公司的高精度時間間隔測量芯片TDC－GP2。TDC－GP2采用44腳TQFP封裝，內含TDC測量單元、16位算術邏輯單元、RLC測量單元及與8位處理器的接口單元和溫度補償單元等主要功能模塊，利用內部ALU單元計算出時間間隔，并送入結果寄存器保存。TDC－GP2基于內部的硬件電路測量“傳輸延時”，以信號通過內部門電路的傳輸延遲來實現高精度時間間隔測量，測量分辨率可達pS數量級，可以很好滿足項目測量的要求。單片機在給超聲波傳感器提供發射激勵脈沖的同時給TDC－GP2提供START信號指令使之開始計時工作，超聲波接收頭接收到的反射回波信號經放大、處理后作為STOP指令信號，由TDC－GP2完成兩次反射波時間間隔的測量。由前述可知，STOP與START信號的時間差大約在6～40μS之間，時差測量分辨率約為0．07μs，為此，設定TDC－GP2工作于“測量模式2”，在該模式下芯片僅使用通道1，可允許4個脈沖輸入，實現STOP1與START信號之間的時間差測量，測量范圍在60ns～200ms，然后，由TDC－GP2計算出各回波信號間的時間差Δt＝tB－tS＝tn－tn－1。測量原理如下：在輸入START信號指令后，芯片內部測量出該信號前沿與下一時鐘上升沿的時差，標記為Fc1；之后，計數器開始工作，得到predivider的工作周期數，并標記為Cc；這時，重新激活芯片內部測量單元，測量出輸入的STOP1信號的第一個脈沖（一次反射回波）前沿與下一時鐘上升沿的時差，標記為Fc2，將STOP1信號的第二個脈沖（二次反射回波）前沿與下一時鐘上升沿的時差標記為Fc3，……；Cal1和Cal2分別表示一個和兩個時鐘周期。
1.3單片機接口電路實現系統控制和數據處理的單片機選擇余地較大，項目結合TI公司中國大學計劃選用了美國德州儀器公司生產的MSP43016位單片機，具有16位總線、帶FLASH的微處理器和功耗低、可靠性高、抗強電干擾性能好、適應工業級運行環境的特點，很適合于作現場測試設備的控制和數據處理使用［4］。TDC－GP2其與單片機的通信方式為四線串行通信（SPI），利用MSP430的4個P2．x和P4．2I／O口實現GP2的選通、中斷和開始、結束使能以及復位等控制功能。MSP430除用來對GP2控制和數據處理外，還可以留出一些資源實現設備其他電路和動作機構的控制使用。單片機接口電路原理和程序流程分別如圖8和圖9所示。
2結束語
對于守時系統而言首先要保證系統硬件部分具有良好的穩定性與可靠性，并且生存能力優秀。經由守時系統得到的標準時間可滿足授時相關標準，同時我國守時系統需要與國際標準時間匹配結合，在開發過程中應當汲取國外授時系統的優缺點從而得到具備特色的自主守時系統。在系統計算過程中要保持時間尺度均勻并使其處于穩定態，同時使UTC可被精確控制。另外需要構建出專門性的性能測試平臺，使對比試驗可正常開展?？傊貢r系統無論是在工業發展還是經濟發展過程中均發揮了重要的作用，它也受愈來愈受到國家重視。
2守時電路設計分析
在本研究中借助GPS體系作為基本授時體系，因此需要在系統中置入GPS接收機。GPS接收機的功能主要體現于兩方面，首先它可以對精確時間進行有效輸出，另外得到相關的時間質量信息，同時可獲取標準時間信號。通常情況下將GPS位置精度設置為10m，將時間精度設定為1us，而速度精度則設定為0.1m/s，更新頻率為1HZ。另外熱開機時間可設定為1s，暖開機時間為38s，冷開機時間為42s。工作電壓按照實際要求進行匹配。
在系統中加入晶振（MV180），該晶振標準頻率為10MHZ，穩定性低于1*10^-10，工作電壓為12V，外部工作電壓為0至5V，參考電壓為5V，工作溫度范圍為-10至60℃，穩定性為±2*10^-10，老化率為±3*10^-8/y，預熱時間精度低于±1*10^-8（25℃以下），預熱階段峰值電流消耗應低于700mA，靜態電流消耗應低于250mA（25℃以下）。另外置入特定芯片使守時電路工作得到進一步優化，芯片選取DAC7512，該芯片電壓需求較低且功耗較小，通常情況下采取施密特觸發輸入，可對緩沖電壓進行數模轉換并可對寄存器寫操作進行有效控制。
芯片本身可對數據進行放大并進行緩沖，這樣便可保證信號輸出的質量，使其能夠完整輸出。由于該芯片可將輸出端斷開并斷開緩沖放大器，將固定電阻接入其中使精度輸出放大器可采取軌對軌的模式進行輸出，利用串行接口使得作為通信接口連接，在工作過程中其時鐘速率可達30MHz。為了使守時電路工作完善化可在整個守時系統中置入FPGA器件。植入該集成電路芯片可使得系統的靈活性大大增強，由于FPGA具備了高度集成化的特點，規模大、體積小，具有較低的功耗，且處理迅速，可進行反復編程，因此將其置入系統當中可有效控制系統功耗并降低系統應用成本。另外FPGA具備了邏輯單元與嵌入式儲存器、乘法器以及高速手法器等，可提供多種協議保證其適用范圍。在FPGA實際應用過程中開發軟件先將硬件描述語言及原理圖輸入其中，再編譯為數據流，并通過隨機儲存來確認設計電路的邏輯關系。當出現斷電情況后隨機儲存將會消失，此時FPGA也就變成了白片，那么可結合隨機儲存器中的差異來得到不同的設計電路邏輯關系從而得到可編程特性。
3結語
由于CRT顯示器和液晶屏具有不同的顯示特性,兩者的顯示信號參數也不同,因此在計算機(或MCU)和液晶屏之間設計液晶顯示器的驅動電路是必需的,其主要功能是通過調制輸出到LCD電極上的電位信號、峰值、頻率等參數來建立交流驅動電場。
本文實現了將VGA接口信號轉換到模擬液晶屏上顯示的驅動電路,采用ADI公司的高性能DSP芯片ADSP—21160來實現驅動電路的主要功能。
硬件電路設計
AD9883A是高性能的三通道視頻ADC可以同時實現對RGB三色信號的實時采樣。系統采用32位浮點芯片ADSP-21160來處理數據,能實時完成伽瑪校正、時基校正,圖像優化等處理,且滿足了系統的各項性能需求。ADSP-21160有6個獨立的高速8位并行鏈路口,分別連接ADSP-21160前端的模數轉換芯片AD9883A和后端的數模轉換芯片ADV7125。ADSP-21160具有超級哈佛結構,支持單指令多操作數(SIMD)模式,采用高效的匯編語言編程能實現對視頻信號的實時處理,不會因為處理數據時間長而出現延遲。
系統硬件原理框圖如圖1所示。系統采用不同的鏈路口完成輸入和輸出,可以避免采用總線可能產生的通道沖突。模擬視頻信號由AD9883A完成模數轉換。AD9883A是個三通道的ADC,因此系統可以完成單色的視頻信號處理,也可以完成彩色的視頻信號處理。采樣所得視頻數字信號經鏈路口輸入到ADSP-21160,完成處理后由不同的鏈路口輸出到ADV7125,完成數模轉換。ADV7125是三通道的DAC,同樣也可以用于處理彩色信號。輸出視頻信號到灰度電壓產生電路,得到驅動液晶屏所需要的驅動電壓。ADSP-21160還有通用可編程I/O標志腳,可用于接受外部控制信號,給系統及其模塊發送控制信息,以使整個系統穩定有序地工作。例如,ADSP-21160為灰度電壓產生電路和液晶屏提供必要的控制信號。另外,系統還設置了一些LED燈,用于直觀的指示系統硬件及DSP內部程序各模塊的工作狀態。
本設計采用從閃存引導的方式加載DSP的程序文件,閃存具有很高的性價比,體積小,功耗低。由于本系統中的閃
存既要存儲DSP程序,又要保存對應于不同的伽瑪值的查找表數據以及部分預設的顯示數據,故選擇ST公司的容量較大的M29W641DL,既能保存程序代碼,又能保存必要的數據信息。
圖2為DSP與閃存的接口電路。因為采用8位閃存引導方式,所以ADSP-21160地址線應使用A20-A0,數據線為D39—32,讀、寫和片選信號分別接到閃存相應引腳上。
系統功能及實現
本設計采用ADSP-21160完成伽瑪校正、時基校正、時鐘發生2S、圖像優化和控制信號的產生等功能。
1伽瑪校正原理
在LCD中,驅動IC/LSI的DAC圖像數據信號線性變化,而液晶的電光特性是非線性,所以要調節對液晶所加的外加電壓,使其滿足液晶顯示亮度的線性,即伽瑪(Y)校正。Y校正是一個實現圖像能夠盡可能真實地反映原物體或原圖像視覺信息的重要過程。利用查找表來補償液晶電光特性的Y校正方法能使液晶顯示系統具有理想的傳輸函數。未校正時液晶顯示系統的輸入輸出曲線呈S形。伽瑪表的作用就是通過對ADC進來的信號進行反S形的非線性變換,最終使液晶顯示系統的輸入輸出曲線滿足實際要求。
LCD的Y校正圖形如圖3所示,左圖是LCD的電光特性曲線圖,右圖是LCD亮度特性曲線和電壓的模數轉換圖。
2伽瑪校正的實現
本文采用較科學的Y校正處理技術,對數字三基信號分別進行數字Y校正(也可以對模擬三基信號分別進行Y校正)。在完成v校正的同時,并不損失灰度層次,使全彩色顯示屏圖像更鮮艷,更逼真,更清晰。
某單色光Y調整過程如圖4所示,其他二色與此相同。以單色光v調整為例:ADSP-21160首先根據外部提供的一組控制信號,進行第一次查表,得到Y調整系數(Y值)。然后根據該Y值和輸入的顯示數據進行第二次查表,得到經校正后的顯示數據。第一次查表的Y值是通過外部的控制信號輸入到控制模塊進行第一次查表得到的。8位顯示數據信號可查表數字0～255種灰度級顯示數據(Y校正后)。
3圖像優化
為了提高圖像質量,ADSP-21160內部還設計了圖像效果優化及特技模塊,許多在模擬處理中無法進行的工作可以在數字處理中進行,例如,二維數字濾波、輪廓校正,細節補償頻率微調、準確的彩色矩陣(線性矩陣電路),黑斑校正、g校正、孔闌校正、增益調整、黑電平控制及雜散光補償、對比度調節等,這些處理都提高了圖像質量。
數字特技是對視頻信號本身進行尺寸、位置變化和亮,色信號變化的數字化處理,它能使圖像變成各種形狀,在屏幕上任意放縮,旋轉等,這些是模擬特技無法實現的。還可以設計濾波器來濾除一些干擾信號和噪聲信號等,使圖像的清晰度更高,更好地再現原始圖像。所有的信號和數據都是存儲在DSP內部,由它內部產生的時鐘模塊和控制模塊實現的。
4時基校正及系統控制
由于ADSP-21160內部各個模塊的功能和處理時間不同,各模塊之間存在一定延時,故需要進行數字時基校正,使存儲器最終輸出的數據能嚴格對齊,而不會出現信息的重疊或不連續。數字時基校正主要用于校正視頻信號中的行,場同步信號的時基誤差。首先,將被校正的信號以它的時基信號為基準寫入存儲器,然后,以TFT-LCD的時基信號為基準讀出,即可得到時基誤差較小的視頻信號。同時它還附加了其他功能,可以對視頻信號的色度、亮度、飽和度進行調節,同時對行、場相位、負載波相位進行調節,并具有時鐘臺標的功能。
控制模塊主要負責控制時序驅動邏輯電路以管理和操作各功能模塊,如顯示數據存儲器的管理和操作,負責將顯示數據和指令參數傳輸到位,負責將參數寄存器的內容轉換成相應的顯示功能邏輯。內部的信號發生器產生控制信號及地址,根據水平和垂直顯示及消隱計數器的值產生控制信號。此外,它還可以接收外部控制信號,以實現人機交互,從而使該電路的功能更加強大,更加靈活。
此外,ADSP21160的內部還設計了I2C總線控制模塊,模擬FC總線的工作,為外部的具有I2C接口的器件提供SCLK(串行時鐘信號)和SDA(雙向串行數據信號)。模擬I2C工作狀態如圖5和圖6所示。
系統軟件實現
在軟件設計如圖7所示,采用Matlab軟件計算出校正值,并以查找表的文件形式存儲,供時序的調用。系統上電
開始,首先要完成ADSP-21160的一系列寄存器的設置,以使DSP能正確有效地工作。當ADSP-21160接收到有效的視頻信號以后,根據外部控制信息確定Y值。為適應不同TFT-LCD屏對視頻信號的顯示,系統可以通過調整Y值,以調節顯示效果到最佳。再如圖4所示,對先前預存的文件進行查表,得到所需的矯正后的值,然后暫存等待下一步處理。系統還可以根據視頻信號特點和用戶需要完成一些圖像的優化和特技,如二維數字濾波、輪廓校正、增益調整、對比度調節等。這些操作可由用戶需求選擇性使用。利用ADSP-21160還可以實現圖像翻轉、停滯等特技。最后進行數字時基校正,主要用于校正視頻信號中的行、場同步信號的時基誤差,使存儲器最終輸出的數據能嚴格對齊,而不會出現信息的重疊或不連續。除了以上所述的主要功能以外,ADSP-21160還根據時序控制信號,為灰度電壓產生電路和TFT-LCD屏提供必要的控制信號。另外,ADSP-21160還能設置驅動通用I/O腳配置的LED燈,顯示系統工作狀態。
1.1放大器非線性模型當放大器工作在非線性區時，采用Taylor級數模型，放大器的輸出信號與輸入信號可表述。若k1和k3符號相反，輸出信號的增益會隨著輸入信號功率的增大而減小，即增益壓縮（AM－AM效應）。同時，輸出信號的相位會隨著輸入功率變化而變化，即相位失真（AM－PM效應）［6］。對于固態放大器，k3＜0，其非線性特性是增益壓縮，相位擴張。預失真的基本原理即通過二極管或其它電路結構產生與功放相反的非線性特性，從而抵消因功放非線性引起的幅度與相位失真，達到改善功率放大器線性度的目的，其原理如圖2所示。由于2ω1－ω2、2ω2－ω1兩個頻率分量（三階交調分量）通常落在帶內難以消除，會對系統產生嚴重的干擾，因此是衡量放大器非線性的一項重要指標。
1.2電路設計在圖1中，輸入信號通過2個3dBLange橋后，分別送入兩個放大器；一般情況下，兩路信號功率相差15dB以上，可保證A1工作在線性狀態。設放大器的線性增益為G0，放大器1和2的輸出分別為。為了準確地擬合主放大器的非線性特性，放大后的誤差信號應與主功放的非線性分量相等，即非線性工作的放大器應與主放大器工作在相同的功率回退狀態。功分器和耦合器1均采用相同的3dBLange橋實現（δ1＝δ2＝0．707），整個預失真電路的增益應為0，可以滿足上述要求。結合（7）、（9）、（10）三式，可以確定耦合器的耦合度和各個衰減器的大小。通過調節延時線的長度和微調衰減器的大小，得到對主放大器線性度較好的改善效果。采用ADS進行仿真，G0＝25．5dB，衰減器1的衰減量為22dB，衰減器2的衰減量為5．4dB，定向耦合器的耦合度為－16．7dB。耦合器2也選擇Lange橋，不僅簡化了電路的設計，同時也節約了版圖面積。
2測試結果
本設計采用0．15μmGaAs工藝實現，芯片面積為1．9mm×3．0mm，芯片結構如圖3所示。該預失真單片的中心頻率為21GHz，采用5V電壓供電，直流功耗0．8W。采用矢量網絡分析儀測試該預失真電路的增益和相位特性，設置中心頻率為21GHz，輸入功率掃描范圍為－20～14dBm。測試結果如圖4所示。該預失真電路可以提供3dB的增益擴張，以及20°以上的相位壓縮。驗證了該芯片可以產生預失真信號后，將其與功率放大器級聯，測試其對功率放大器線性度的改善情況。測試結果表明，加入預失真電路后，功率放大器的P－1從22．2dBm提升至22．8dBm，相位誤差從P－1處20°以上減小至3°以內，如圖5所示。雖然增益波動最大為－0．4dB，但是該預失真電路修正了絕大部分的相位誤差，同時一定程度上提高1 dB壓縮點。為了驗證該預失真電路的線性化效果，進一步測試采用中心頻率為21GHz、間隔為10MHz的雙音信號作為輸入信號，比較相同的輸出功率下，加入預失真芯片前后三階交調指標改善情況，如圖6所示。測試結果表明，該預失真芯片對功率放大器三階交調最高可有27dBc的改善，在功率回退3dB時，可有5dBc的改善。在對功率放大器三階交調為－30dBc的抑制條件下，驅動放大器輸出功率從13dBm提高至17．5dBm。但是，五階分量在回退過程中會有一定程度的惡化，如圖7所示。由于流片過程中采用的電容比設計電容小20％，預失真電路中功放的特性出現了一定的偏差，導致了幅度修正不平坦、三階分量在回退至小功率時改善效果不明顯，也是五階分量惡化的主要原因。對五階分量改善不好的另一原因是要對高階分量有很好的抑制，需要精確地產生預失真信號，而產生該信號非常困難，通常的做法是預失真系統中包含某種反饋以實現自適應，而這會使電路的復雜程度增大。為了驗證該預失真電路的通用性，將該芯片與一高功率放大器（HPA）級聯，進行了雙音信號測試，結果如圖8所示。在功率回退的整個過程中，IM3均有不同程度的改善，在輸出29dBm時可改善15dBc以上，同時五階分量并不會惡化。在－30dBc的抑制條件下，HPA輸出功率可從28dBm提高至33dBm。
3結論
